发布时间 : 星期四 文章定点补码一位乘法器的设计更新完毕开始阅读
沈阳航空航天大学课程设计报告
图2.11 部分积移位寄存器原理图
（2）功能仿真
对创建的寄存器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1编译器的Simulator模块实现。仿真结果如图2.12所示：
图2.12 部分积移位寄存器仿真结果
-15-
沈阳航空航天大学课程设计报告
2.2.5加法器模块的设计与实现
加法器模块是在系统提供的八位加法器（ADD8）的基础上，根据实际情况
改造而来。由于系统ADD8的输入输出的高低位与前几个模块的正好相反，所以为了实现功能对ADD8进行了改装。改装后内部结构如图2.13所示。
图2.13 改装后加法器内部结构图
2.3 仿真调试
仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。通过多组数据进行仿真测试，分别对两个正
-16-
沈阳航空航天大学课程设计报告
数相乘，一个正数与一个负数相乘，两个负数相乘结果进行检验。
（1）建立仿真波形文件及仿真信号选择
功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2. 3所示。
表2.3 仿真信号相关参数表 输入信号 S1—S7 Y1—Y7 CLR CLOCK FJW 0 0 0 输出信号 I0—I7 00000011 11111100 00000011 0111011 0000100 10000000 01010101 1111011 0000100 10000000 01010101 1111011 1000100 10000000 01010101 （2）功能仿真结果与分析
仿真结果分别如图2.14(a)、(b)、(c)所示。
-17-
沈阳航空航天大学课程设计报告
(a)
(b) (c)
图2.14 功能仿真波形结果
由表2.3和图2.14所示信息对比可知，多组仿真都完全正确，说明本设计能实现补码一位乘法计算功能。
-18-