发布时间 : 星期四 文章定点补码一位乘法器的设计更新完毕开始阅读
沈阳航空航天大学课程设计报告
Y6 Y7 E0 E1 E2 E3 E4 E5 E6 E7 P102 P103 P63 P73 P72 P71 P70 P66 P65 P64 2.1.3编译、综合、适配
利用Xilinx foundation f3.1的原理图编辑器对顶层图形文件进行编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。
2.2 功能模块的设计与实现
功能模块主要由取补电路，二输入三输出选择器，移位寄存器，部分积移位寄存器等模块组成，由Xilinx XCV200可编程逻辑芯片分别实现。
2.2.1 取补模块的设计与实现
进行求补的方法就是从数的最右端a0开始，由右向左，直到找出第一个“1”，例如ai?1，0?i?n。则ai以左的每一个输入位都求反，即1变0，0变1。最右端的起始链式输入C?1必须永远置成“0”。当控制信号线E为“1”时，启动对2求补的操作；当控制信号线E为“0”时，输出将和输入相等。可以利用符号位来作为控制信号E。
（1） 创建求乘数补码电路模块设计原理图。
求乘数补码电路原理结构如图2.2(a)所示，实际电路如图2.2(b)所示。
-7-
沈阳航空航天大学课程设计报告
图2.2(a) 求乘数补码电路模块逻辑框图
图2.2(b) 实际取补电路
（2）创建元件图形符号
其元件图形符号如图2.3所示：
-8-
沈阳航空航天大学课程设计报告
图2.3 求乘数补码电路模块元件图形符号
（3）功能仿真
对创建的取补模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1编译器的Simulator模块实现。仿真结果如图2.4所示：
图2.4 取补模块仿真结果
2.2.2选择器模块的设计与实现
选择器主要由一个D2-4E芯片和逻辑门电路控制选择输出。输入端输入的值
-9-
沈阳航空航天大学课程设计报告
分别为[?X]补，[X]补以及“00000000”（八个输入端为一组）。
D2-4E芯片的A0和A1端的“0”和“1”控制D0，D1，D2，D3当A0A1为01时，输出为D2高电平，即为D2输出值为1，通过逻辑门电路实现输出为[?X]补的值；当A0A1为10时，输出为D1为 高电平，即为D1输出值为1，通过逻辑门电路实现输出为[X]补的值；当A0A1为00时，输出为D0为 高电平，即为D0输出值为1，同时当A0A1为11时，输出为D3为 高电平，即为D3输出值为1，由于此时D0和D3输出值为相同，故此两条数据线通过一个或门输出一条数据线，此时输出值为“00000000”。正好实现三输入一输出的选择器模块。 （1）创建选择器设计原理图。
三输入一输出选择器原理结构如图2.5所示：
图2.5 选择器原理框图
-10-