发布时间 : 星期日 文章EDA软件使用经验与心得 - -Cadence Allegro软件篇更新完毕开始阅读
7. 添加安装孔:PlaceàBy SymbolàPackage,工艺要求安装孔为3mm.在库中名字为HOLE125 8.设置安装孔属性:ToolsàPADSTACKàModify
若安装孔为椭圆形状,因为在印制板设计时只有焊盘可以设成椭圆,而钻孔只可能设成圆形,需要另外加标注将其扩成椭圆,应在尺寸标注时标出其长与宽. 应设成外径和Drill同大,且Drill 不金属化
9. 固定安装孔:EditàPropertyà选择目标à选择属性FixedàApplyàOK
Ⅱ设置层数
SetupàCross-Section...
Ⅲ设置显示颜色
DisplayàColour/Visibility
可以把当前的显示存成文件:ViewàImage Save,以后可以通过ViewàImage Restore调入,生成的文件以view为后缀,且此文件应该和PCB文件存在同一目录下。 Ⅳ设置绘图参数
SetupàDrawing Options
Display中的Thermal Pads和Filled Pads and Cline Endcaps应该打开 Ⅴ设置布线规则
SetupàConstraints... Set Standard Values...设置Line Width ,Default Via
Spacing Rules SetàSet Values...设置Pin to Pin ,Line to Pin,Line to Line等值 五. 调入元件
1 给元件赋属性:EditàPropertiesà进入Find设置àFind By Name选择Comp(or Pin)àMoreà选择AllàApplyà选择Placement-tag自动放置属性àApplyàOK
2 画元件放置区:SetupàAreasàPackage Keepinà画一方框作为元件放入区à右键,DoneàPlaceàAutoplaceàTop Gridsà50,OKà50,OKà点击所画方框 3 自动放置器件：PlaceàAutoplaceàDesign
4 移动元件的设置：在移动状态下，可以设置Options类中的Point Sym Origin,:以器件原点
Body Center:以器件中心 User Pick:以选取点 Sym Pin#:以元件某一管脚。
六. 元件布局
布局时,应根据原理图,将同一模块的器件放到一起,而后再根据连接长度最短的原则将同一模块内的器件摆至最短且最美观为止.再根据鼠线和整块板子的信号流动方向进行布局. 在Allegro中布局之时，BGA须以25倍（针对Pin间距为50mil而言）的栅格布局。
注意: 1.BGA周围5mm内无其他器件
2.压接件周围5mm内无其他器件 3.有极性插装件X,Y方向尽量一致 4.板边5mm为禁布区 七. 电源地层分割
1.画ROUTE KEEPIN:
SetupàAreaàRoute Keepinà在右边Options下,设置成Route Keepin,Allà画框
应注意此步不能缺少,否则后面无法赋电源地网络. 2.画分割线
将同一层中要分割的不同网络用不同颜色高亮
Add àLineà在右边Options下,设置成Antietch,以及要分割的层à画线将不同网络分割开
3. 给电源地层的网络赋属性
例如:将VCC,VDD,GND分配到电源地层.
EditàPropertiesà从右侧Find中选Net,Moreà将VCC,VDD,GND选中à Applyà赋予No Rats,Route to Shape属性à结束Edit Property编辑状态. 4. 将网络分配到相应区域:
EditàSplit PlaneàSet Parameter(一切都OK) EditàSplitPlaneàCreat
十. 打电源地 进入SPECCTRA
1.选择打电源地过孔类型,SelectàVias For RoutingàBy list...à选择所需类型,Apply 2.Autorouteà Setup... àSet Wire Grid...àX Grid和Y Grid 都设为0.1àApplyàOK AutorouteàSetup... àSet Wire Grid...àX Grid和Y Grid 都设为0.1 3.AutorouteàPre Route...àFanout...à只选Power netsà插入àOK 十一. 走线
1. 改变当前缺省走线过孔,SetupàConstraintsàPhysical Rule SetàCurrent Via List中的排在第一位的过孔类型就是当前缺省的过孔类型,将其删除,则原来排在第二未的过孔类型就变成了缺省.只需再加上删除的过孔类型,则其将排在最后.
2. 在Allegro中,RouteàConnect则会在右侧出现走线的各种条件设置,包括线宽和过孔类型.在最下面有两个选项,Snap to Connect Point,Replace Etch,前者一般不选,否则有可能走不出想要走出的形状,后者应该选中.
3. 有时走完线后发现报告冲突,说Line to SMD违反contraints,而此line 和SMD属于同一个网络,此时应该将 SetupàContraints...àSpacing Rule SetàSet Value...àSame Net Drc设置成off
注:1.板边3mm不准走线
4 在Allegro中拷贝同时拷贝多条相同走线的方法
要想同时拷贝多条线,必须要保证元器件之间距离严格匹配,不能存在一点偏差,因为在Allegro中可以存在孤岛式的走线,所以如果不匹配,仍可以把线拷贝上,但会认为是并未连接上,只把其作为单独一条线.
用information获得两组相同布局中相同位置管脚的坐标,例:已布线部分中管脚 1坐标为(x1,y1),未布线部分中相同管脚坐标为(x2,y2)
选择Copy状态à点击鼠标右键à选Temp Groupà用鼠标选中所有将要拷贝的线à点击鼠标右键à选Compeleteà键入x x1,y1设置拷贝原点à键入x x2,y2将线拷贝至所需位置à点击鼠标右键à选Done
十二. 调整冲突 十四. 检查修改
同时，有一部分错误是可以忽略的，要仔细加以区分，最好只显示布线层的错误 (一) ToolsàReports...à选取Summary Drawing ReportàRunà查看Connection Statistics中内容,最终目标:Already Connected与Connections相等,Missing Connections等于0,Dangling Connections等于0,Connections 等于100%.
1. 若Already Connected小于Connections,说明存在半截线,此时应将所有赋了No Rats
属性的网络都取消该属性(EditàProperties...)àDisplayàColout/Visibilityà在Global Visibility中选取All Invisibleà设置Group/Display中的Ratnest颜色为显眼的颜色à 观察图中飞线的位置,发现后通过右侧的Visibility打开相应层进行修改.
2. 若Dangling 不等于0,说明有的走线多出一截,形成了小天线,则应看Log File 文件,FileàFile Viewer...àdangling_lines.logà记下坐标à用X 横坐标纵坐标定位进行修改. 十五. 调整丝印 设置丝印标准:
SetupàText Sizes...可以设置四种标准
Blk Width Height Line Space Photo Width Char Space
1 48 60 20 0 0 2 64 80 30 0 0 3 120 150 40 0 0 4 160 200 60 0 20
选Block1 的字体,如果空间足够大,则选Block2的字体,左至右自下至上的原则. 丝印一定不能上焊盘. 十六. 写标注文字,做光绘
1.光绘文件命名方式详见PCB设计文件命名表
ALLEGRO 镜象图纸标注
元件面光绘 art1.art no (boardname:) artwork top 焊接面光绘 art(n).art yes (boardname:) artwork bottom 内层布线光绘 art(m).art no (boardname:) artwork layer(m) 地层光绘 ground(m).art no (boardname:) ground plane(m) 电源层光绘 power(m).art no (boardname:) power plane(m) 元件面丝印silkt.art no (boardname:) silkscreen top
焊接面丝印silkb.art yes (boardname:) silkscreen bottom 元件面阻焊soldt.art no (boardname:) soldmask top 焊接面阻焊soldb.art yes (boardname:) soldmask bottom 元件面钢网pastt.art no (boardname:) pastemask top
焊接面钢网pastb.art yes (boardname:) pastemask bottom 元件面装配adt.art no (boardname:) silkscreen top 焊接面装配adb.art yes (boardname:) silkscreen bottom 钻孔图光绘drill.art no (boardname:) drill chart
数控钻孔文件ncdrill.tap
注：以上文件名中(n)表示板的总层数，(m)表示内部某层，如6层板的第二层为layer2,而不是Layer1,(n)和(m)均为两位数.(boardname:)用实际板名替换
2. 可以用FileàImportàSub Drawing...调用以前设计中的标注来进行修改,后缀是clp. 3.光绘文件生成步骤:
ManufactureàNCàDrill Paremeters...à只有Reapeat codes要选中. ManufactureàNCàDrill Legend ManufactureàNCàDrill Tape...
ManufactureàArtworkàParameterà Suppress项中Leading Zeroes,Equal Coordinates要选中.
ManufactureàArtworkàFilm...
film中应包括的内容:
Art(m).art VIA CLASS Art(n)
PIN Art(n) ETCH
Art(n) BOARD GEOMETRY OUTLINE
Ground or power(m).art ANTIETCH Pgp(m)
VIA CLASS Pgp(m) PIN Pgp(m) ETCH Pgp(m)
BOARD GEOMETRY OUTLINE
SILKT REF DES SILKSCREEN_TOP
PACKAGE GEOMETRYSILKSCREEN_TOP BOARD GEOMETRY OUTLINE
BOARD GEOMETRY SILKSCREEN_TOP
SILKB REF DES SILKSCREEN_BOTTOM
PACKAGE GEOMETRYSILKSCREEN_BOTTOM BOARD GEOMETRY OUTLINE
BOARD GEOMETRY SILKSCREEN_BOTTOM
SOLDT VIA CLASSSOLDERMASK_TOP
PIN SOLDERMASK_TOP
PACKAGE GEOMETRYSOLDERMASK_TOP BOARD GEOMETRY OUTLINE
BOARD GEOMETRY SOLDERMASK_TOP
SOLDB VIA CLASSSOLDERMASK_BOTTOM PIN SOLDERMASK_BOTTOM PACKAGE GEOMETRY SOLDERMASK_BOTTOM
BOARD GEOMETRY OUTLINE
BOARD GEOMETRY SOLDERMASK_BOTTOM
DRILL MANUFACTURINGNCDRILL_LEGEND MANUFACTURINGNCDRILL_FIGURE BOARD GEOMETRY OUTLINE BOARD GEOMETRY DIMENSION
ADT REF DES SILKSCREEN_TOP