发布时间 : 星期六 文章第2章 逻辑门更新完毕开始阅读
第二章 逻辑门 21
路的一个优点是电源电压的允许范围比TTL电路大，如5V CMOS电路当其电源电压在2~6V范围内时能正常工作，3.3V CMOS电路当其电源电压在2~3.6V范围内时能正常工作。
2． 输入 / 输出逻辑电平
对一个TTL集成门电路来说，它的输出“高电平”，并不是理想的+5V电压，其输出“低电平”，也并不是理想的0V电压。这主要是由于制造工艺上的公差，使得即使是同一型号的器件输出电平也不可能完全一样；另外，由于所带负载及环境温度等外部条件的不同，输出电平也会有较大的差异。但是，这种差异应该在一定的允许范围之内，否则就会无法正确标识出逻辑值“1”和逻辑值“0”，从而造成错误的逻辑操作。
数字集成电路分别有如下四种不同的输入 / 输出逻辑电平。对于TTL电路：
? ? ?
低电平输入电压范围VIL ：0－ 0.8V。 高电平输入电压范围VIH ：2－5V。
低电平输出电压范围VOL ：不大于0.4V。
? 高电平输出电压范围VOH ：不小于2.4V，
门电路输出高、低电平的具体电压值与所接的负载有关。对于5V CMOS电路： ? ? ?
低电平输入电压范围VIL ：0－ 1.5V。 高电平输入电压范围VIH ：3.5－5V。 低电平输出电压范围VOL ：不大于0.33V。
? 高电平输出电压范围VOH ：不小于4.4V。 图2-38给出了TTL电路的输入 / 输出逻辑电平示意图。当输入电平在VIL(max)和VIH(min)
之间时，逻辑电路可能把它当作0，也可能把它当作1。而当逻辑电路因所接负载过多等原因不能正常工作时，高电平输出可能低于VOH(min)，低电平输出可能高于VOL(max)。
图2-38 标准TTL门的输入 / 输出逻辑电平
3． 传输延迟时间tpd
22 数字电子技术
在集成门电路中，由于晶体管开关时间的影响，使得输出与输入之间存在传输延迟。传输延时越短，工作速度越快，工作频率越高。因此，传输延迟时间是衡量门电路工作速度的重要指标。例如，在特定条件下，传输时间为10ns的逻辑电路要比20ns的电路快。 由于实际的信号波形有上升沿和下降沿之分，因此td是两种变化情况所反映的结果。一是输出从高电平转换到低电平时，输入脉冲指定参考点与输出脉冲相应参考点之间的时间，记为tPHL；另一种是输出从低电平转换到高电平时的情况，记作tPLH ，如图2-39所示为一个反相器的传输延迟时间tPHL和tPLH的测量。参考点可以选在输入和输出脉冲相应边沿的50%处。在实际中常用平均传输延迟时间来表示门电路的传输延迟这一指标：
tpd?12(tPHL?tPLH)
TTL集成门电路的传输延迟时间tpd的值为几纳秒～十几个纳秒；一般CMOS集成门
图2-39 tPHL和tPLH的定义
电路的传输延迟时间tpd较大，几十个纳秒左右，但高速CMOS系列的tpd较小只有几个纳秒左右；ECL集成门电路的传输延迟时间tpd最小，有的ECL系列不到1纳秒。
4． 扇入和扇出系数
对于集成门电路，驱动门与负载门之间的电压和电流关系如图2-40所示，这实际上是电流在一个逻辑电路的输出与另一个电路的输入之间如何流动的描述。在高电平输出状态下，驱动门提供电流IOH给负载门，作为负载门的输入电流IIH ，这时驱动门处于“拉电流”工作状态。而在低电平输出状态下，驱动门处于“灌电流”状态。
第二章 逻辑门 23
图2-40 两种逻辑状态中的电流和电压
扇入和扇出系数是反映门电路的输入端数目和输出驱动能力的指标。 扇入系数：指一个门电路所能允许的输入端个数。
扇出系数：一个门电路所能驱动的同类门电路输入端的最大数目。
扇出系数越大，门电路的带负载能力就越强。一般来说，CMOS电路的扇出系数比TTL电路高。扇出系数的计算公式为：
扇出系数?IOHIIH或?IOLIIL
从上式可以看出，扇出系数的大小由驱动门的输出端电流IOL、IOH的最大值和负载门的输入端电流IIL、IIH的最大值决定。这些电流参数已在制造商的IC参数表中以某种形式给出。
例2-12 已知74ALS00的电流参数为IOL(max) = 8mA，IIL（max）= 0.1mA，IOH（max）= 0.4mA，IIH（max）= 20?A。求一个74ALS00与非门输出能驱动多少个74ALS00与非门的输入。 解：首先考虑低电平状态。在低电平状态下得到能被驱动的输入个数：
低电平扇出系数=IOL（max）IIL（max）?8mA0.1mA ?80
注意：在查IC手册时，我们会发现输入电流IIL实际上是﹣0.1mA。这里的负号用来表示电流是由输入端流出的。今后，在计算中可以忽略负号。
在高电平状态能驱动的输入个数是：
高电平扇出系数=IOH（max）IIH（max）?400μA20μA ?20
如果低电平扇出系数和高电平扇出系数不相同，扇出系数选择两个中的较小者。因此，74ALS00与非门能驱动20个其它的74ALS00与非门输入端。
对于标准系列TTL门，扇出系数一般为10，对于其它系列TTL门如74LS系列，扇出系数一般为20。对于CMOS门电路，虽然输入端阻抗非常高，所需输入电流非常小，但由于其输入端有电容，当电平发生变化时，电容有充放电电流通过，因此， CMOS门电路输出端可接的输入端数量也是受到限制的，其扇出系数一般为50左右。
24 数字电子技术
需要注意的是，当输入端个数超过扇出系数时，就有可能改变原来的输出电平，使得输出低电平超过VOL（max），或者输出高电平低于VOH（min），从而导致输出电平产生混乱。这时可采用另一种方法即接入缓冲门增大输出端的驱动能力，以避免上述情况的出现。
5． 功耗
功耗是指门电路通电工作时所消耗的电功率，它等于电源电压Vcc和电源电流Icc的乘积，即功耗PD?VCC?ICC。但由于在门电路中电源电压是固定的，而电源电流不是常数，也就是说，在门电路输出高电平和输出低电平时通过电源的电流是不一样的，因而这两种情况下的功耗大小也不一样。一般求它们的平均值：
PD?VCC(ICCH?ICCL2)
一般情况下，CMOS集成电路的功耗较低，而且与工作频率有关（频率越高功耗越大），其数量级为微瓦，因而CMOS集成电路广泛应用于电池供电的便携式产品中；TTL集成电路的功耗较高，其数量级为毫瓦，且基本与工作频率无关。
2.4.5 TTL与CMOS集成电路的接口*
我们知道，TTL门电路和CMOS门电路是两种不同类型的电路，它们的参数并不完全相同。因此，在一个数字系统中，如果同时使用TTL门电路和CMOS门电路，为了保证系统能够正常工作，必须考虑两者之间的连接问题。以满足表2-13所列条件：
如果不满足表2-13所列条件，必须增加接口电路。常用的方法有增加上拉电阻、采用专门接口电路、驱动门并接等。如图2-41所示，这是TTL门驱动CMOS门的情况，为了两者的电平匹配，在TTL驱动门的输出端接了上拉电阻R。
表2-13 TTL门与CMOS门的连接条件 驱动门 VOH(min) VOL(max) IOH IOL ＞ ＜ ＞ ＞ 负载门 VIH(min) VIL(max) IIH IIL
凡是和TTL门兼容的CMOS门（如74HCT××和74ACT××系列CMOS门）可以和TTL的输出端直接连接，不必外加元器件。至于其它CMOS门电路与TTL门电路的连接，可以采用电平转换器，如CC4049（六反相器）或CC4050（六缓冲器）等， 或采用CMOS漏极开路门（OD门），如CC40107等，其具体方法可以参考相关的技术资料。