发布时间 : 星期一 文章Cadence、Allegro学习心得分享更新完毕开始阅读
4除了上述需要注意的地方，○还有就是高速差分线最好不要跨两侧的平面，比如差分线在走线的时候在电源平面侧从3.3V到1.5V，这样也会出现阻抗不连续的情况。还有就是差分线换层过孔附近的层应该被挖空。
注：挖空方法：首先最好将需要将换层的差分线高亮，打开要挖割的平面，这样就能很好的分清哪些需要被挖空的地方。
点击Shape-->Shape Void Rectangle或者是快捷菜单-->点击需要挖割平面-->在右侧的Options中Cornets处选择Round和% of Short edge，后面设置为99即可。 这个选项只有在Allegro16.5或者更高的版本中才有。
挖空后的效果。
此外还可以复制外控区域，只限于同一层的同一网络可以应用。 操作如下：
Shape-->Manual Void-->Copy-->点击需要复制的外框，然后放置到另外一个需要挖空的地方。 挖空区域的删除、移动等操作同样在Shape-->Manual Void目录下面。
这么多的高速信号优化就可以看出在PCB布线中的重要性，尤其是在10G XAUi、10G-KR、10G Serdes或者更高的40G、100G更是重中之重。这方面一定不能马虎大意，否则到时候PCB出现干扰、不容易重现等现象时就非常纠结了，问题很难查找，不容易定位、也不容易调试。 5布线优化 ○
由于Allegro允许工程师自定义Skill，完成很多功能，比如接下来要用到的Stub检查。 具体的Skill加载方法私下交流讨论。
在自定义菜单中选择查找Stub的Skill，然后点击Stubs挨个删除，如果非常多可以选择鼠标工具哦，例如鼠标电击器、按键精灵等！
同时比较实用的还有NC_Vias检查，检查出PCB中没有Net的过孔，同时删除。
十一、PCB板的属性
1. Mark点放置，操作如下：
Place-->Manually弹出对话框，在Advanced Settings选项勾选上Library子项
选择Placement List项，在下拉菜单中选择Mechanical Symbols,在列表中选择Mark点，放置在PCB的边缘，每块PCB板Top和Bottom都至少需要三个Mark点，放置在不同的角落即可。
2. 静电防护和无铅标识，操作同Mark点放置。
3. 生产工艺框，PCB生产完成后，PCB厂家印刷自己的信息在上面。规格一般是：7*20mm
除此之外还需添加PCB料号，和WDK商标LOGO，放置在醒目的位置。
十二、Gerber导出
1. 导出Gerber前的准备
在allegro 中打开Setup-->Design Parameters菜单，调出设置对话框 单位就为之前绘制PCB的单位，精度最少为2，其余的默认即可。