发布时间 : 星期一 文章计算机组成原理前3章课后习题参考答案更新完毕开始阅读
故交叉存储器的带宽为W2=q/t2=512/(4.5×10-7)=113.8×107（bit/s）
9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
解：命中率：h=Nc/(Nc+Nm)=2420/(2420+80)=0.968
平均访问时间：ta=htc+tm(1-h)=0.968×40ns+0.032×240=46.4ns cache/主存系统的效率：e=tc/ta=40/46.4=86.2%
10、已知Cache存储周期为40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns，求Cache的命中率为多少？ 解：根据平均访问时间公式ta=htc+(1-h)tm，得： 命中率h=(tm-ta)/(tm-tc)=(200-50)/(200-40)=150/160=0.9375
11、某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中。假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中(执行的指令数相等)，程序运行的时间是否相等？ （1）循环程序由6条指令组成，重复执行80次；
解：设总线传送周期为τ，取指周期T，执行指令时间为t，则： 程序运行时间为：ta=(T+(6-1)τ+6t)×80
（2）循环程序由8条指令组成，重复执行60次。
解：设总线传送周期为τ，取指周期T，执行指令时间为t，则： 程序运行时间为：ta=(T+(8-1)τ+8t)×60
13、一个组相联Cache由64个行组成，每组4行。主存储器包含4K个块，每块128字。请表示内存地址的格式。 解：块大小2w=128字=27，故w=7
Cache有64行，每组4行，则组数2d=64/4=16=24，故d=4 主存块数2s=4K=212，故s=12 标记位有s-d=12-4=8位
则组相联映射下的主存地址格式如下：
标记s-d 8 组号d 4 块内字号w 7 14、某机主存容量1MB，字长1B，块大小16B，Cache容量64KB，若Cache采用直接映射方式，请给出2个不同标记的内存地址，它们映射到同一个Cache行。
解：块大小2w=16B，故w=4
Cache容量64KB，每块16B，行数2r=4K=212，故r=12
主存容量1MB=220=2s+w，故s+w=20，则s=20-w=16，故标记位s-r=16-12=4 直接映射下的主存地址格式如下：
标记s-r 4 行号r 12 块内字号w 4 两个满足题目要求的主存地址：0000 1001 0000 1110 0000
0001 1001 0000 1110 0000
15、假设主存容量16M×32位，Cache容量64K×32位，主存与Cache之间以每块4×32位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。
解：块大小2w=4，故w=2
Cache容量64K×32位，块大小为4×32位，则行数为2r=64K/4=16K=214，故r=14 主存16M×32位，块大小为4×32位，则块数2s=16M/4=4M=222，故s=22 标记位s-r=22-14=8位
直接映射下的主存地址格式如下：
标记s-r 8 行号r 14 块内字号w 2 19、某虚拟存储器采用页式存储管理，使用LRU页面替换算法。若每次访问在一个时间单位内完成，页面访问的序列如下：1，8，1，7，8，2，7，2，1，8，3，8，2，1，3，1，7，1，3，7。已知主存只允许存放4个页面，初始状态时4个页面是全空的，则页面失效次数是？
解：LRU(近期最少使用)：每页设置计数器，每命中1次，该页计数器清零，其他各页计数器加1，需要替换时，将计数值最大的页换出。
页面访问序列 1 1 3 3 8 1 2 8 8 1 8 8 3 1 2 中 1 1 8 中 2 2 8 3 1 中 7 7 1 8 1 1 2 8 3 中 8 8 7 1 中 3 3 1 2 8 中 2 2 8 7 1 1 1 3 2 8 中 7 7 2 8 1 中 7 7 1 3 2 2 2 7 8 1 中 1 1 7 3 2 中 1 1 2 7 8 中 3 3 1 7 2 中 8 8 1 2 7 中 7 7 3 1 2 中 页面1 页面2 页面3 页面4 命中否 页面访问序列 页面1 页面2 页面3 页面4 命中否 根据上表可知，页面失效次数为6次。
21、设某系统采用页式虚拟存储管理，页表放在主存中。 （1）如果一次内存访问使用50ns，访问一次主存需用多少时间？
解：若页表放在主存中，则要实现一次主存访问需两次访问主存，一次是访问页表，确定所存取页面的物理地址，第二次才根据该地址存取页面数据。故访问主存时间为50ns×2=100ns
（2）如果增加TLB，忽略查找TLB表项占用时间，并且75%的页表访问命中TLB，内存的有效访问时间是多少？ 解：50ns×75%+100ns×(1-75%)=62.5ns
22、某计算机的存储系统由Cache、主存和磁盘都成。Cache的访问时间是15ns；如果被访问的单元在主存中但不在Cache中，需要用60ns的时间将其装入Cache，然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然后再装入Cache中并开始访问。若Cache的命中率为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。 解：平均访问时间：
ta=15ns×90%+(15+60)ns×(1-90%)×60%+(10000000+60+15)ns×(1-90%)×(1-60%) =13.5ns+4.5ns+400003ns=400021ns
24、在一个分页虚存系统中，用户虚地址空间为32页，页长1KB，主存物理空间为16KB。已知用户程序有10页长，若虚页0、1、2、3已经被分别调入到主存8、7、4、10页中，请问虚地址0AC5和1AC5(十六进制)对应的物理地址是多少？
解：页长1KB，所以页内地址为10位。
主存物理空间：16页，页面号0~15，共14位地址码(其中页面号4位，页内地址10位)。
用户虚空间：32页，页面号为0~31，共15位地址码(其中页面号5位，页内地址10位)。
0AC5H=0000 1010 1100 0101B，页面号为2，已被调入主存页4，物理地址页面号为4，页内地址与虚地址的页内地址相同，故01 0010 1100 0101=12C5H。 1AC5=0001 1010 1100 0101B，页面号为6，未被调入主存页，故无物理地址，发生缺页中断。
第四章 指令系统
1、指令字长最好是半字长、单字长或双字长，故不合理，设为16位比较合适。 2、假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共70条指令，请设计满足要求的指令格式。 解：70条指令，至少需要操作码7位，则： 双操作数指令格式为：
操作码（7位） 单操作数指令格式为：
操作码（7位） 无操作数指令格式为：
操作码（7位） 操作数A（25位） 操作数A1（12位） 操作数A2（12位） 3、指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 7 4 3 0
OP 目标寄存器 源寄存器