发布时间 : 星期四 文章2009-2015年计算机组成原理考研选择题 - 图文更新完毕开始阅读
【误区】 CPU 速度提高 50%，则 CPU 运行时间减少一半。错误！
13．假定编译器规定 int 和 short 型长度分别为 32 位和 16 位，执行下列 C 语言语句：unsigned short x=65530; unsigned int y=x; 得到 y 的机器数为。
A．0000 7FFAH B．0000 FFFAH C．FFFF 7FFAH D．FFFF FFFAH
13．B。考查 C 语言中的类型转换。
将一个 16 位 unsigned short 转换成一个 32 位的 unsigned int，新表示形式的所有附加位
都用 0 进行填充。X 的 16 进制表示为 FFFA，所以 y 的十六进制表示为 0000 FFFA。
14．float 类型（即 IEEE754 单精度浮点数格式）能表示的最大正整数是。
A．2126-2103 B．2127-2104 C．2127-2103 D．2128-2104
14．D。考查 IEEE754 浮点数的性质。
IEEE 754 标准的单精度浮点数，是尾数采用隐藏位策略的原码表示，且阶码用移码表示的浮点数。规格化的短浮点数的真值为：(-1)S×1.f×2E-127，S 为符号位，E 的取值为 1～254
（8 位表示），f 为 23 位；故 float 类型能表示的最大整数是 1.111…1×2254-127=2127×(2-2-23)= 2128-2104。
15．某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定 int 型和 short 型长度分别为 32 位和 16 位，并且数据按边界对齐存储。某 C 语言程序段如下：
struct{
int
a;
char b;
short c; }
record;
record.a=273;
若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为。
A. 0x00、0xC00D C. 0x11、0xC00D
B. 0x00、0xC00E D. 0x11、0xC00E
15．D。考查字符串的存储方式。
计算机存储器按字节编址，采用小端方式存放数据，即以数据的最低有效字节地址表示 数据地址。在存储器中，数据结构按边界对齐方式顺序存储，因此 int 型数据的地址必须是 4 的倍数，short 型数据地址必须是 2 的倍数。所以 record.c 的地址不可能为 0xC00D。而 273 的十六进制表示为 0x00000111，故地址 0xC008 中内容应为低字节 0x11， 如下表所示。地址 内容 地址 内容 0xC008 0xC009 0xC00A 0xC00B record.a (0x11) record.a (0x01) record.a (0x00) record.a (0x00) 0xC00C 0xC00D 0xC00E 0xC00F record.b - record.c record.c 【注意】本题要考虑到 C 程序中的结构体 Struct 按边界对齐的问题，具体请参看王道 《统考命题思路分析》，这里限于篇幅，不详细讲述。
16．下列关于闪存（Flash Memory）的叙述中，错误的是。 A．信息可读可写，并且读、写速度一样快 B．存储元由 MOS 管组成，是一种半导体存储器 C．掉电后信息不丢失，是一种非易失性存储器 D．采用随机访问方式，可替代计算机外部存储器
16．A。考查闪存（Flash Memory）的性质。
闪存是 EEPROM 的进一步发展，可读可写，用 MOS 管的浮栅上有无电荷来存储信息， 它依然是 ROM 的一种，故写速度比读速度要慢不少（硬件常识）。闪存是一种非易失性存储器，它采用随机访问方式。现在常见的 SSD 固态硬盘，即由 Flash 芯片组成。
17．假设某计算机按字编址，Cache 有 4 个行，Cache 和主存之间交换的块大小为 1 个字。若 Cache 的内容初始为空，采用 2 路组相联映射方式和 LRU 替换策略。访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8 时，命中 Cache 的次数是。
A. 1 B. 2 C. 3 D. 4
17．C。考查组相联映射的 Cache 置换过程。
地址映射采用 2 路组相联，则主存地址为 0~1、4~5、8~9 可映射到第 0 组 Cache 中，主存地址为 2~3、6~7 可映射到第 1 组 Cache 中。Cache 置换过程如下表所示。
走向 第 0 组 块 0 块 1 块 2 块 3 0 4 0 4 8 4 8 2 4 8 0 8 0 6 8 0 2 6 8 0 8* 2 6 6 0 8 2 6* 4 8 4 2 6 8 4 8* 2 6 0 第 1 组 2 2 注：*表示本次访问命中。
18．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编
码法，共有 33 个微命令，构成 5 个互斥类，分别包含 7、3、12、5 和 6 个微命令，则操作控制字段至少有。
A. 5 位 B. 6 位 C. 15 位 D. 33 位
18．C。考查微指令的编码方式。
操作控制字段采用字段直接编码法，将微命令字段分成若干个小字段，互斥类微命令可 组合在同一字段。根据微命令字段分段的原则：①互斥性微命令分在同一段内，相容性微命 令分在不同段内；②一般每个小段要留出一个状态，表示本字段不发出任何微命令。5 个互斥类分别需要 3、2、4、3、3 共 15 位。
19．某同步总线的时钟频率为 100MHz，宽度为 32 位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输 128 位数据所需要的时间至少是。
A. 20ns B. 40ns C. 50ns D.80ns
19．C。考查总线传输性能的计算。
总线频率为 100MHz，则时钟周期为 10ns。总线宽度与存储字长都是 32 位，故每次传
送一个 32 位存储字。猝发式发送可以连续传送地址连续的数据。故总的传送时间为：传送地址 10ns，传送 128 位数据 40ns，共需 50ns。
20．下列关于 USB 总线特性的描述中，错误的是。 A. 可实现外设的即插即用和热拔插
B. 可通过级联方式连接多台外设
C. 是一种通信总线，连接不同外设