发布时间 : 星期一 文章微机原理期末考试复习试题更新完毕开始阅读
数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms,,并且更新时间同输入输出操作不相重叠。试问：
（1） 磁盘上全部数据需要多少时间？
（2） 若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？
本科生期末试卷三
一、 选择题（每小题1分，共10分）
1． MOS和PMOS场效应管的导电类型分别为______。
A.电子和电子 B.电子和空穴 C.空穴和电子 D.空穴和空穴 2． 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。
A.11001011 B.11010110 C.11000001 D.1100100 3． 运算器的主要功能是进行______。
A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算 4． 某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是
______。
A.0~64K B.0~32K C.0~64KB D.0~32KB 5． 主存贮器和CPU之间增加cache的目的是______。
A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量 C.扩大CPU中通用寄存器的数量 D.既扩大主存的容量，又扩大CPU通
用寄存器的数量
6． 用于对某个寄存器中操作数的寻址方式称为______寻址。
A.直接 B.间接 C.寄存器直接 D.寄存器间接 7． 异步控制常用于______作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时 B.微型机的CPU控制中 C.组合逻辑控制的CPU中 D.微程序控制器中
8． 系统总线中地址线的功能是______。
A.选择主存单元地址 B.选择进行信息传输的设备
C.选择外存地址 D.指定主存和I/O设备接口电路的地址 9． 在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器 B.设备控制器 C.计数器 D.寄存器 10． 发生中断请求的条件是______。
A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束
二、 填空题（每小题3分，共24分）
1．微程序控制器主要由A______，B______和C______三大部分组成。
2．移码表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大 小和C______操作。
3．存储器的技术指标有A______、B______和C______存储器带宽。
4．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。 5．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______ 运算器和C______管理等部件。
6． PCI总线采用A______协议和B______仲裁策略，具有C______能力。
7． 不同的CRT显示标准所支持的最大A______和B______数目是C______的。
8．中断处理过程可以A______进行。B______的设备可以中断C______的中断服务程
序。
三． （11分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。 四． （11分）某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请
分别按下述两种方式写出C4C3C2C1的逻辑表达式。
（1）串行进位方式 （2）并行进位方式
五． （11分）指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 9 5 4 0 OP 目标寄存器 源寄存器 六． （11分）假设某计算机的运算器框图如图B13.1所示，其中ALU为16位的加
法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：
读控制
R0 1 1 1 1 0 RA0 0 0 1 1 x RA1 0 1 0 1 x 选择 R0 R1 R2 R3 不读出 写控制 W 1 1 1 1 0 WA0 0 0 1 1 x WA1 0 1 0 1 x 选择 R0 R1 R2 R3 不写入 要求：（1）设计微指令格式。
（2）画出ADD，SUB两条微指令程序流程图（不编码）。
七． （11分）CPU响应中断应具备哪些条件？画出中断处理过程流程图。
八． （11
分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完
成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：
1．ache 命中率H，
2．Cache/主存系统的访问效率e， 3．平均访问时间Ta。
本科生期末试卷四
一、 选择题（每小题1分，共10分）
1． 某寄存器中的值有时是地址，因此只有计算机的______才能识别它。
A.译码器 B.判别程序 C.指令 D.时序信号 2． 若[X]补=11010011，则X的十进制数真值是______。
A.71 B.48 C.65 D.63
3． 按其数据流的传送过程和控制节拍来看，陈列乘法器可认为是______。
A.全串行运算的乘法器 B.全并行运算的乘法器 C.串-并行运算的乘法器 D.并-串行运算的乘法器 4． 存贮单元是指______。
A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合 5． 相联存贮器是按______进行寻址的存贮器。
A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定与堆栈 6． 寄存器间接寻址方式中，操作数处在______。
A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈 7． 下面描述的RISC机器基本概念中不正确的句子是______。
A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器有复杂的指令系统 D.CPU配置很少的通用寄存器 8． 描述当代流行总线结构中基本概念不正确的句子是______。
A.当代流行总线的结构不是标准总线
B.当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C.系统中只允许有一个这样的CPU模块
9． CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是
______。
A.512KB B.1MB C.256KB D.2MB
10． 一台计算机对n个数据源进行分时采集，送入主存，然后分时处理。采集数据时，
最好的方案是使用______。
A.堆栈缓冲区 B.一个指针的缓冲区
C.两个指针的单缓冲区 D.几个指针的几个缓冲区
二、 填空题（每小题3分，共24分）
1． 计算机系统中的存储器分为A______和B______。在CPU执行程序时，必须将指
令存放在C______中。
2． 为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术。 3． 闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B_____
_体系结构带来巨大变化，因此作为C______用于便携式电脑中。
4． 栈是一种特殊的A______寻址方式，它采用B______原理。按结构不同分为C_____
_堆栈和存储器堆栈。
5． 硬联线控制器的设计方法是：先设计A______流程图，再利用B______写出综合
逻辑表达式，然后用C______等器件实现。
6． 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总
线称为A______；中、低速I/O设备之间相互连接的总线称为B______；同一台计算机系统内的高速功能部件之间相互连接的总线称为C______。
7． CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令
的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。 8． DMA技术的出现，使得A______可以通过B______直接访问C______。
三、（11分） 设有两个浮点数N=2
1
j1
×S1，N2=2×S2，其中阶码2位，阶符1位，尾数
j2
4位，数符1位。设
j1=(-10)2 S1=(+0.1001)2 j2=(+10)2 S2=(+0.1011)2
求N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果，根据原码阵列 乘法器的计算步骤求尾数之积。
四、（11分） CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的
次数为200次，已知cache存取周期为50ns，主存为250ns，求cache / 主存系统的
效率和平均访问时间。
五、（11分） 指令格式结构如下，试分析指令格式及寻址方式特点。
15 10 7 4 3 0 OP － 源寄存器 变址寄存器 位移量（16位） 六、（11分）已知MOV，ADD，COM，ADT四条指令微程序流图B14.1，已知P（1）