发布时间 : 星期五 文章数字电子技术（主编 - 王秀敏）机械工程出版社更新完毕开始阅读
习题
题4.1填空题
［1］任何时刻只能有一个三态门处于工作状态，而其它门则必须处于高阻态 ［2］低 ［3］下降，上升
［4］VIHmin(VON),VILmax(VOFF) ［5］OC
题4.2 电路如图4.2(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。
图P4.2
解 ：
图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。 图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。。
图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。
图(d)：电路中两OC门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。
题4.3如图P4.3所示的电路，写出输出端的逻辑函数式，并分析电路的逻辑功能。
17
'VCC'VCCA&Y1'RL&RLY3YVCCB&YRL2&Y4
图P4.3
解：由题意知：Y1输出为
A，Y2输出为B，Y3输出为AB，Y4输出为AB。
?ABgAB?AB?AB?A?B，该电路实现异或
根据OC门的线与功能，可以求得Y的逻辑函数： Y功能。
题4.4 CMOS传输门如图P4.4所示，分析电路的逻辑功能，并给出功能表，画出相应的逻辑符号。
EAB1&TGF'F
图P4.4
解：
（1）当E?1时，TG截止；当E?0时，TG导通，相当于开关接通。
F'?AB F?AB
（2）功能表如表4.4所示。
表A4.4
E F 1 0
（3）逻辑符号 如图A4.4所示。
高阻 AB ABE&?
18
图A4.4
题4.5 CMOS门电路如图P4.5所示，分析电路的功能，写出功能表，并画出相应的逻辑符号。
VDDATGYE1
图P4.5
解：真值表见表A4.5所示。
表A4.5
E A 1 × 0 0 0 1 分析：
Y 高阻 1 0 E?1时，TG截止，输出高阻态;E?0时，TG导通，Y?A
逻辑符号如图A4.5。
A1EYE图A4.5
题4.6 图P4.6所示电路为CMOS门电路，试分析各电路输出逻辑功能，并写出各电路的输出逻辑函数式。设二极管正向导电时的压降为0.7V。
19
图P4.6
解：(a) L1(b) L2(c) L3(d) L4?ABC?DEF?ABCDEF是一个六输入的与非逻辑关系；
?A?B?(C?D?E)?A?B?C?D?E是一个六输入的或非逻辑关系； ?ABCDE五输入与非逻辑关系；
?A?B?CgD?E?F?A?B?C?D?E?F
题4.7 图P4.7由74系列与非门组成的电路中，试计算门G1最多可以驱动多少个同样的门电路负载。要求G1输出的高电平、低电平满足VOH?3.2V，VOL?0.2V。与非门的输入电流为IIH?20?A，
IIL??1mA，VOL?0.2V时输出电流最大值为IOL(max)?15mA，VOH?3.2V时输出电流最大值为IOH(max)??0.2mA。
G1&VoG2&G3&&
图P4.7
解：设VOL?0.2V时可以驱动N1个门电路
N1IIS?IOL
N1?
IOL?15 IIS20