发布时间 : 星期二 文章数字逻辑实验报告更新完毕开始阅读
1. 掌握中规模集成计数器CC 40161 的逻辑功能。
2. 学习 74 LS 48 BCD译码器和共阴极七段显示器的使用方法； 3. 进一步熟悉用示波器测试计数器输出波形的方法。 二、预习要求
1. 复习计数、译码、显示电路的工作原理。 2. 预习中规模CC40161的逻辑功能及使用方法。
3. 预习 74 LS 48 译码器和共阴极七段显示电器的工作原理及连接方法。 4. 绘出十进制计数、译码、显示电路的连接图。 三、实验原理
计数、译码、显示电路是由计数器、译码器和显示器三部分组成的。 1. 计数器
计数器是典型的时序逻辑电路 , 它用来累计和记忆输入脉冲的个数。本实验选用 CC40161 同步二进制计数器 , 采用反馈方式构成十进制计数器。 2.译码器
这里所说的译码器是将二进制数译成十进制数的器件。我们选用的74LS48 是 BCD码 七段译码器兼驱动器。 3. 显示器
显示器采用七段发光二极管显示器，它可以直接显示出译码器输出的十进制数。
图1 数码管引脚图 图2共阴型结构
图3 显示字形
四、实验内容及原理图 1 .测试CC40161的逻辑功能。
2.组装十进制计数器 , 并接入译码显示电路 ( 各集成芯片之间的连线自画 ) 。时钟脉冲选择 1Hz 正方波。观察电路的计数、译码、显示过程。
3. 将 1Hz 方波改为 1KHz 方波 , 用示波器分别观测十进制计数器CP、Q0、Q1、Q2、Q3的输出波形以及的波形 , 比较它们的时序关系。 原理图：
五、在线仿真图及结果分析 CP=1Hz
仿真结果分析：
当遇到第一个波形的下降沿时,第二个波才幅值才开始上升，第三个波在第二波的下降沿时，开始上升
CP=1KHz