发布时间 : 星期一 文章计算机组成原理参考答案更新完毕开始阅读
A. 4*106B/s B. 4MB/s C. 8*106B/s D. 8MB/s
解：计算的是存储器的带宽，每个存储周期读出16 bit=2B，故而数据传输率是2B/(250×10-9 s)，即8×106B/s。本题中8MB/s是8×1024×1024 B/s
14.某一SRAM芯片，其容量为1024*8位，除电源和接地线外，该芯片的引脚的最小数目为（）。
A. 21 B. 22 C. 23 D. 24
【A】 芯片容量为1024×8位，说明芯片容量为1024 B，且以字节为单位存取。也就是说地址线数要10位。而数据线要8 bit来传输1字节。加上片选线和读/写控制线（读控制为RD或OE），故而为10+8+1+1+1=21根线 15.DRAM的刷新是以（ ）为单位的。
A. 存储单元 B.行 C.列 D.存储字 16.下列有关RAM和ROM的叙述中，正确的是（）。 Ⅰ.RAM是易失性存储器，ROM是非易失型存储器
Ⅱ.RAM和ROM都是采用随机存取的方式进行信息访问 Ⅲ.RAM和ROM都可用做Cache Ⅳ.RAM和ROM都需要刷新
A. 仅Ⅰ和Ⅱ B. 仅Ⅱ和Ⅲ C. 仅Ⅰ和Ⅱ和Ⅲ D.仅Ⅱ和Ⅲ和Ⅳ
【A】一般Cache采用高速的SRAM制作，比ROM速度快很多，因此III是错误的，用排除法即可选A。RAM需要刷新，而ROM不需要刷新。
17.在存储器芯片中，地址译码采用双译码方式是为了（）。 A. 扩大寻址范围 B. 减少存储单元数目
C. 增加存储单元数目 D. 减少存储单元选通线数目 18.下列关于闪存（Flash Memory）的叙述中，错误的是（ ）。 A. 信息可读可写，并且读、写速度一样
B.存储元由MOS管组成，是一种半导体存储器 C.掉电后信息不丢失，是一种非易失性存储器 D.采用随机访问方式，可替代计算机外部存储器
19.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）。 A. 22位 B. 23位 C. 25位 D. 26位
按字节编址，64MB的主存地址空间，故而MAR的寻址范围是64M，故而是26位。而实际的主存的空间不能代表MAR的位数
20.若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。 A. 512*16bit B. 256*8bit C. 256*16bit D. 1024*8bit
【C】 43FF-4000+1=400H，即内存区域为1K个单元，总容量为1K×16。现有4片存储芯片构成，则芯片容量为256×16bit
21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。 A. 5% B.9.5% C.50% D.95%
【D】命中率=Cache命中的次数/所有访问次数，有了这个公式这道题就很容易计算出答案。要注意的一点是仔细审题，题中说的是缺失50次，而不是命中50次。仔细审题是做对题的第一步
22. 闪速存储器能提供高性能、低功耗、高可靠性以及A.__瞬间启动____能力，因此作为B.__固态盘____用于便携式电脑中。
23. 主存储器的性能指标主要是A.__存储容量____、B.__存储时间____、存储周期和存储器带宽。
24.CPU能直接访问A._cache_____和B.__主存____,但不能直接访问磁盘和光盘。 25.广泛使用的A.___SRAM___和B.___DRAM___都是半导体随机读写存储器，前者的速度比后者快，但集成度不如后者高。它们共同的缺点是C.__断电后不能保存信息____。 26.什么是闪速存储器？它有哪些特点？
解：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。
27.存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？ 解：连续读出 m=8 个字的信息量是：q = 64位×8 = 512位
连续读出 8 个字所需的时间是：t = T + （m – 1）τ = 200 + 7×50 = 5.5×10s 交叉存储器的带宽是: W = q/t = 512/（5.5×10s） ≈ 93×10 位/s
28. 有一个1024K×32位的存储器，由128K×8位的DRAM构成。 问：（1）总共需要多少DRAM芯片
（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？ 解：（1）DRAM芯片容量为128K×8位 = 128KB
存储器容量为1024K×32位 = 1024K×4B =4096KB
所需芯片数 4096KB÷128KB = 32片
（2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms
内进行512个周期的刷新。按此周期数，512×4096 = 128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 8ms÷512 = 15.6μs 29.提高存储器速度可采用哪些措施，请说出至少五种措施。
答：①采用cache；②采用高速器件；③采用多体交叉存储器；④采用双端口存储器；⑤采用相联存储器；⑥加长存储器字长。
30.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。 答：存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）
SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。
-7
7
-7
图C1.1
31.用64K*1位的DRAM芯片构成256k*8位的存储器，假定芯片内部只有一个位平面。回大如下问题：
（1）计算所需芯片数
（2）采用异步刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？ （3）如采用集中刷新方式，存储器刷新一次需要用多少读/写周期？
第四章 指令系统
1.用于对某个存储器中操作数的寻址方式称为______寻址。
A. 直接 B. 间接
C. 寄存器直接 D. 寄存器间接 2.程序控制类指令的功能______。
A. 进行算术运算和逻辑运算
B. 进行主存和CPU之间的数据传送 C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序
3. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用______。
A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式 4.指令系统中采用不同寻址方式的目的是（）。 A. 提供扩展操作码的可能并降低指令译码难度
B. 可缩短指令字长，扩大寻址空间，提高编程的灵活性 C. 实现程序控制 D. 三者都正确
5.某机器指令字长为16位，主存按字节编址，取指令时，每取一个字节PC自动加1。当前指令地址为2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址为40H。那么取指令后及指令执行后PC内容为（）。 A. 2000H，2042H B. 2002H，2040H C. 2002H，2042H D. 2000H，2040H
6. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 7.下列关于ＲＩＳＣ说法中，错误的是（）。 A. ＲＩＳＣ普遍采用微程序控制器
B. ＲＩＳＣ大多数指令在一个时钟周期内完成 C. ＲＩＳＣ的内部通用寄存器数量相对ＣＩＳＣ多
D. ＲＩＳＣ的指令数、寻址方式和指令合适种类相对于ＣＩＳＣ少 8.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别为300和400，则（）方式下访问到的操作数为200。
A. 直接寻址200 B. 寄存器间接寻址（R） C. 存储器间接寻址（200） D. 寄存器寻址R
9.指令格式是指令用A._二进制代码__表示的结构形式,通常格式中由操作码字段和B.__地址码____字段组成。
10.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.__程序控制____类指令，11.这类指令在指令格式中所表示的地址不是B.__操作数____的地址，而是C.__下一条指令____的地址。
RISC机器一定是A.___流水____CPU,但后者不一定是RISC机器,奔腾机属于B.__CISC_机器。
12. 堆栈是一种特殊的A.___数据___寻址方式，它采用B.___先进后出___原理。按构造不同，分为寄存器堆栈和C.___存储器___堆栈。
13.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。
答：操作码需用6位，操作数地址码需用10位。格式如下
6 10 10 10
OP D1 D2
D3 OP:操作码6位
D1 ：第一操作数地址，10位 D2 ：第二操作数地址，10位 D3 ：第三操作数地址，10位
14.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。 答：存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）
SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。