发布时间 : 星期四 文章数字电子技术基础实验指导书 - 图文更新完毕开始阅读
数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图2－1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，?依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
七、 TTL集成电路使用规则
⑴ 接插集成块时，要认清定位标记，不得插反。
⑵ 电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。 ⑶ 闲置输入端处理方法
① 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
② 直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。
③ 若前级驱动能力允许，可以与使用的输入端并联。
⑷ 输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。 ⑸ 输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 ⑹ 输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1 KΩ。
16
附录TTL集电极开路门与三态输出门的应用
数字系统中有时需要把两个或两个以上集成逻辑门的输出端直
接并接在一起完成一定的逻辑功能。对于普通的TTL门电路，由于输出级采用了推拉式输出电路，无论输出是高电平还是低电平，输出阻抗都很低。因此，通常不允许将它们的输出端并接在一起使用。 集电极开路门和三态输出门是两种特殊的TTL门电路，它们允许把输出端直接并接在一起使用。
1、
TTL集电极开路门（OC门）
本实验所用OC与非门型号为2输入四与非门74LS03，内部逻辑图及引脚排列如附图1－1(a)、(b)所示。OC 与非门的输出管T3是悬空的，工作时，输出端必须通过一只外接电阻RL和电源EC相连接，以保证输出电平符合电路要求。
(a) (b)
附图1－1 74LS03内部结构及引脚排列
OC门的应用主要有下述三个方面
(1)利用电路的“线与”特性方便的完成某些特定的逻辑功能。 附图1－2所示，将两个OC与非门输出端直接并接在一起，则它
B1B2＝A1A2?B1B2 们的输出F＝FA·FB＝A1A2·即把两个（或两个以上）OC与非门“线与”可完成“与或非”的逻辑功能。
(2) 实现多路信息采集，使两路以上的信息共用一个传输通道(总
17
线)。
(3) 实现逻辑电平的转换，以推动荧光数码管、继电器、MOS器件等多种数字集成电路。
OC门输出并联运用时负载电阻RL的选择
附图1－3所示电路由n 个OC与非门“线与”驱动有m个输入端的N个TTL与非门，为保证OC与非门输出电平符合逻辑要求，负载电阻RL阻值的选择范围为
EC?VOH RLmax?nIOH?mIiH
EC?VOLRLmin? ILM?NIiL
附图1－2 OC与非门“线与”电路 附图1－3 OC与非门负载电阻RL
式中：IOH — OC门输出管截止时（输出高电平VOH）的漏电流（约50μA）
ILM — OC门输出低电平VOL时允许最大灌入负载电流（约20mA） IiH — 负载门高电平输入电流（＜50μA） IiL — 负载门低电平输入电流（＜ 1.6mA) EC — RL外接电源电压 n — OC门个数 N — 负载门个数
m — 接入电路的负载门输入端总个数
RL值须小于RLmax，否则VOH将下降，RL值须大于RLmin，否则VOL将上升，又RL的大小会影响输出波形的边沿时间，在工作速度较
18
高时，RL应尽量选取接近RLmin。
除了OC与非门外，还有其它类型的OC器件，RL的选取方法也与此类同。
2、TTL三态输出门（3S门）
TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态 — 高阻状态，处于高阻状态时，电路与负载之间相当于开路。三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型号是74LS125三态输出四总线缓冲器，附图1－4(a)是三态
(a) (b)
附图1－4 74LS125三态四总线缓冲器逻辑符号及引脚排列
输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E，
E＝0为正常工作状态，实现Y＝A的逻辑功能；E＝1为禁止状态，输
出Y呈现高阻状态。 这种在控制端加低电平时电路才能正常工作的工作方式称低电平使能。
附图1－4(b)为74LS125引脚排列。附表1－1为功能表。
三态电路主要用途之一是实现总线传输，即用一个传输通道(称总线)，以选通方式传送多路信息。附图1－5所示，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态（E＝0）其余各门皆处于禁止状态（E＝1）。由于三态门输出电路结构与普通TTL电路相同，显然，
19