发布时间 : 星期一 文章《半导体集成电路》考试题目及参考答案讲解学习更新完毕开始阅读
2）A、B、C、D中有一个为1时，上拉管的等效导电因子Keffp=2/3 KP`
3）A、B中有一个为1且C、D中有一个为1时，上拉管的等效导电因子Keffp=KP`/2 4）ABCD=1时，下拉管的等效导电因子Keffn= KN`
5）AB、CD中有一个为1时，下拉管的等效导电因子Keffn=KN`/2 在最坏的工作条件下，即3）5），应使Keffn=KN`/2=KN，Keffp=KP`/2= KP KN=KP 即μNCOX(W/L)`N=μPCOX(W/L)`P ∴WP/WN=μN/μP=2.5
要求P管的尺寸比N管大2.5倍以上。
5. 答：CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功耗几乎为0。但对于深
亚微米器件，存在泄漏电流引起的功耗，此泄漏电流包括栅极漏电流、亚阈值漏电流及漏极扩散结漏电流。
动态功耗包括短路电流功耗，即切换电源时地线间的短路电流功耗和瞬态功耗，即电容充放电引起的功耗两部分。
6. 答：电路的功耗主要由动态功耗决定，而动态功耗取决于负载电容、电源电压和时钟频
率，所以减少负载电容，降低电源电压，降低开关活动性是有效降低电路功耗的方法。 7. 解：г1=(8г0+10/3гCR)+（г0 +гCR)=9г0 +13/3гCR
г2=（4г0 +2гCR）+（2г0 +5/3гCR）=6г0 +11/3гCR 因而第二种组合逻辑速度更快。
第7章 传输门逻辑
一、填空
1．写出传输门电路主要的三种类型和他们的缺点：
（1） ，缺点： ； （2） ，缺点： ； （3） ，缺点： 。
答案： NMOS传输门，不能正确传输高电平，PMOS传输门，不能正确传输低电平，CMOS传输门，电路规模较大。
2．传输门逻辑电路的振幅会由于 减小，信号的 也较复杂，在多段接续时，一般要插入 。
答案： 阈值损失，传输延迟，反相器。
3. 一般的说，传输门逻辑电路适合 逻辑的电路。比如常用的 和 。
答案：异或，加法器，多路选择器
二、解答题
1．分析下面传输门电路的逻辑功能，并说明方块标明的MOS管的作用。
49
答案：根据真值表可知，电路实现的是OUT=AB的与门逻辑，方块标明的MOS管起到了电荷保持电路的功能。
2. 根据下面的电路回答问题：
分析电路，说明电路的B区域完成的是什么功能，设计该部分电路是为了解决NMOS传输门电路的什么问题？
答案：当传输高电平时，节点n1电位升高，当电位大于反向器IV1的逻辑阈值时，反向器输出低电平，此低电平加在P1管上，P1管导通，n1的电位可以上升到VDD。当传输低电平时，节点n1电位较低，当电位小于反向器IV1的逻辑阈值时，反向器输出高电平，此高电平加在P1管上，P1管截止，n1的电位保持传输来的低电平。说明B部分电路具有电荷保持电路的功能。设计该部分电路是为了解决NMOS传输门电路由于阈值电压不能正确传输高电平的问题。
3．假定反向器在理想的 VDD/2时转换, 忽略沟道长度调制和寄生效应，根据下面的传输门电路原理图回答问题。
（1） 电路的功能是什么？
（2） 说明电路的静态功耗是否为零，并解释原因。 答案：（1） 这个电路是一个 NAND 门
（2） 当 A=B= VDD, 在节点 x 的电压为 VX=VDD-Vt。这引起在传输晶体管驱动的反
50
向器的静态功耗。
4. 分析比较下面2种电路结构，说明图1的工作原理，介绍它和图2所示电路的相同点和不同点。
图1 图 2
答案： S作为控制电压，由栅极输入。当S为高电平时，I1可以正常传输，而I2不能穿过MOS单元。反之，当S为低电平时，I2可以正常传输，而I1不能。由此可以看出，图1电路完成的是2输入选择器的功能。
图1和图2都可以完成2输入选择器的功能。图1需要7 个晶体管单元，而图2需要14个晶体管单元。图1采用传输门结构明显缩小了电路的规模。
5．根据下面的电路回答问题。
已知电路B点的输入电压为2.5V，C点的输入电压为0V。当A点的输入电压如图a时，画出X点和OUT点的波形，并以此说明NMOS和PMOS传输门的特点。
A点的输入波形
答案:
51
X点的输出波形 OUT点的输出波形
由此可以看出，NMOS传输门电路不能正确传输高电平，PMOS传输门电路不能正确传输低电平。
6．写出逻辑表达式C=A?B的真值表，并根据真值表画出基于传输门的电路原理图。 答案：
.
7. 相同的电路结构，输入信号不同时，构成不同的逻辑功能。以下电路在不同的输入下可以完成不同的逻辑功能，写出它们的真值表，判断实现的逻辑功能。
图1 图2
答案：
52