发布时间 : 星期五 文章OMAP-L138更新完毕开始阅读
1 OMAP-L138 Low-Power Applications Processor 1.1特点 ?
双核SoC
– 300-MHz ARM926EJ-S? RISC MPU – 300-MHz C674x VLIW DSP ARM926EJ-S核心
– 32-Bit和16-Bit（拇指 ）的说明 – DSP指令扩展 –单周期MAC
–的ARM Jazelle 技术
–的EmbeddedICE - RT 实时调试 ARM9记忆体架构 C674x指令集特点
–超集的C67x+?和C64x+? ISAs – 2400/1800 C674x MIPS / MFLOPS –字节寻址(8-/16-/32-/64-Bit数据） – 8-Bit溢出保护
–位字段提取，设置，清除 –规范化，饱和度，位计数 –紧凑16-Bit说明
C674x二级高速缓冲存储器架构
– 32K-Byte L1P程序RAM /高速缓存 – 32K-Byte L1D数据RAM /高速缓存 – 256K-Byte L2统一映射RAM /高速缓存 –灵活的RAM /高速缓存分区(L1和L2) – 1024K-Byte引导ROM
增强Direct-Memory-Access控制器3 (EDMA3):
– 2通道控制器 – 3传输控制器 – 64独立DMA频道 – 16快速DMA频道 –可编程传输突发尺寸
TMS320C674x浮点VLIW DSP核心 –加载存储架构，不结盟 支持
– 64通用寄存器(32位）
–六ALU (32-/40-Bit)功能单元 ?
支持32-Bit整数，单警司(IEEE 精密/ 32-Bit）和DP (IEEE双 精密/ 64-Bit）浮点 ?
最多支持四个SP的每添置 时钟，每DP 2添置四 时钟 ?
最多支持两个浮动值（SP 或DP)倒数逼近 （RCPxP）和平方根倒数 近似 （RSQRxP）运营 每个周期 –两个乘法功能单位 ?
混合浮点精度IEEE 多点支撑高达：
– 2 SP的x SP的SP的每个时钟-> – 2 SP的x ->每两个时钟SP的DP – 2 SP的x DP每3个时钟-> DP – 2 DP x DP每4个时钟周期-> DP ?
不动点乘以支持两个32 x 32-Bit相乘，四16 x 16-Bit 相乘，或八8 x 8-Bit相乘 每时钟周期的，复杂的倍数 –指令包装减少了代码尺寸 –所有条件指令 –循环硬件支持的模 操作 –保护模式运行 –支持异常错误检测和 程序重定向 软件支持
–德州仪器DSP/BIOS? –芯片支持库和DSP图书馆 128K-Byte内存共享内存
1.8V或3.3V的LVCMOS IOs（除USB和 DDR2接口） 两个外部存储器接口： – EMIFA界面
或非(8-/16-Bit-Wide数据） NAND (8-/16-Bit-Wide数据） 16-Bit SDRAM的地址与128 MB 空间
– DDR2 /移动DDR内存控制器 16-Bit随着DDR2 512 MB的SDRAM 地址空间或
?
16-Bit随着mDDR 256 MB的SDRAM 地址空间
三个可配置16550类型UART模块： –带有调制解调器控制信号 – 16-byte FIFO – 16x或13x过采样方案 LCD控制器
两个串行外设接口(SPI)每
具有多个片选
两个多媒体卡（MMC） /安全数字 (SD)与安全数据卡接口的I / O (SDIO)接口
两个主/从内部集成电路(I
C
2
Bus?)
一个主机端口(HPI) Interface 16-Bit-Wide 复用地址/数据总线高带宽
USB 1.1 OHCI（主机）和集成PHY (USB1)
USB随着综合2.0 OTG PHY (USB0)港口 – USB 2.0 High- /全速客户 – USB 2.0 High- / Full- /低速主机 –终点0（管制）
–终点1,2,3,4（控制，批量，中断 或ISOC) Rx和Tx 一个多通道音频串行端口： –发送/接收时钟高达50 MHz –两个时钟区域和16 Pins串行数据 –支持TDM, I2S,和类似格式 –秩能够
– FIFO用于接收和发送缓冲区 两个多通道缓冲串行端口： –发送/接收时钟高达50 MHz –两个时钟区域和16 Pins串行数据 –支持TDM, I2S,和类似格式 – AC97音频编解码器接口 –电信接口（ST段总线，H100) – 128-channel TDM
– FIFO用于接收和发送缓冲区 10/100 Mb / s以太网的MAC (EMAC): – IEEE 802.3标准 – MII媒体独立接口 – RMII简化媒体独立接口 –管理数据I / O模块(MDIO) 视频端口接口(VPIF):
–两个8-bit SD (BT.656),或单16-bit 单视频采集原料(8-/10-/12-bit) 频道
–两个8-bit SD (BT.656),单16-bit视频 显示通道 通用并行端口(uPP): –高速并行接口FPGA和 数据转换器
–数据对两个通道，每个通道宽度为8- 到16-bit包容
–单数据传输速率或双数据速率 转移
–支持多接口与START， ENABLE和wait控制 串行ATA (SATA)控制器： –支持SATA I (1.5 Gbps)和SATA II (3.0 Gbps)
–支持所有SATA电源管理 特点
–硬件辅助本地命令 排队(NCQ)条目最多32 –支持端口倍增器和 基于命令的开关 实时时钟32 kHz振荡器和 独立电源导轨 三64-Bit通用定时器 （作为两个32-Bit定时器配置） 一64-Bit通用定时器（观看 狗）
两个增强型脉宽调制器 （eHRPWM）： –专用16-Bit时基计数器 周期和频率控制
– 6单边，6偶棱边对称或3 非对称双输出的边缘 –死区产生 – PWM经高频斩波载波