发布时间 : 星期一 文章FPGA习题集及参考答案更新完毕开始阅读
习题集解答
一、 填空题
1.（3） 2.( ③④② ) 3.( 适配器 ) 4.( 编译 ) 5.( 自顶向下) 6.( 综合) 7.( 软) 8.(片上系统)、(可编程片上系统)
9.( 硬)、 (软) 10.( 软IP) 11.( 转化)、(优化)、(映射) 12.（HDL综合器）、（仿真器）、（适配器或布局、布线器）、（下载器） 13.（系统级）、（行为级）、（RTL级）
14.（行为仿真）、（功能仿真）、（时序仿真）
15.( 行为) 16.( 功能) 17.( 时序) 18.（SRAM） 19.（测试平台testbench） 20.（自顶向下） 21.（Mealy）、（Moore） 22.（输入端口）、（输出端口）
23.（线网类型）、（寄存器类型） 24.（功能仿真）、（时序仿真） 25.（数据流级建模） 26.（assign）
27.（阻塞赋值）、（非阻塞赋值） 28.（时间单位）、（时间精度） 29.（片上系统 SOC） 30.（CPLD、（FPGA）
31.（简单PLD） 32.（逻辑单元阵列LCA） 33.（编程） 34.（Bit 比特)、(Byte字节) 35.（JTAG）
36. （主动配置）、 （从动配置） 37.（1983） 38.（并行）
39.（顺序） 40.（ $ ） 41.（调用（也称例化）） 42.（功能）、（测试 ） 43.（$ ） 44.（不同） 45.（ 3 ）、（ 3 ） 46.（8'b0101） 47.（0）、（1） 48.（4′b0101） 二、 EDA名词解释
1. Application Specific Integrated Circuit，专用集成电路 2. Complex Programmable Logic Device 复杂可编程逻辑块 3. Filed Programmable Gate Array 现场可编程门阵列 4. integrated circuit 集成电路 5. look up table 查找表
6. PrintedCircuitBoard印制电路板
7. Register Transfer Level寄存器传输级 8. Finite State Machine有限状态机
9. Generic Array Logic 可编程通用阵列逻辑 10. 在系统编程
11. 边界扫描测试 是一种可测试结构技术
12. Platform-Based Design 基于平台的设计方法 13. Block-Based design 基于块的设计
三、 选择题
1-5 A A A B A 6-10 C B B A D 11-15 D A D C A 16-20 D A B A D 21－25 A BＡB A 26－30 B B C A A 31－35 C B D D A 36－39 B A A A
四、 简答题 1． 答：（1）二十世纪70年代，产生了第一代EDA工具。
（2）到了80年代，为了适应电子产品在规模和制作上的需要，应运出现了以计算机仿真和自动布线为核心技术的第二代EDA技术。
（3）90年代后，随着科学技术的发展，出现了以高级语言描述、系统级仿真和综合技术为特征的第三代EDA技术。
2． 答：EDA技术就是以计算机为工具，设计者在EDA软件平台上，对系统功能进行描述 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
3． 答：自顶向下首先从系统设计入手，在顶层进行功能划分和结构设计，并在系统级采用仿真手段验证设计的正确性，然后再逐级设计低层的结构，实现从设计、仿真、测试一体化。其方案的验证与设计、电路与PCB设计专用集成电路设计等都由电子系统设计师借助于EDA工具完成。 4． 答：（1）基于PLD硬件和EDA工具支撑；（2）采用逐级仿真技术，以便及早发现问题修改设计方案；（3）基于网上设计技术使全球设计者设计成果共享，设计成果的再利用得到保证。（4）复杂系统的设计规模和效率大幅度提高。（5）在选择器件的类型、规模、硬件结构等方面具有更大的自由度。 5． 答：（1）电子设计最优化（EDO）；（2） 在线可“重构”技术。
6． 答：设计准备、设计输入、设计处理、器件编程以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。
7． 答：具体设计流程包括设计输入、功能仿真、综合、综合后仿真、约束设置、实现、布局布线后仿真、生成配置文件与配置FPGA
8． 答：主要优点是容易实现仿真，便于信号的观察和电路的调整。原理图设计方法直观、易学。但当系统功能较复杂时，原理图输入方式效率低，它适应于不太复杂的小系统和复杂系统的综合设计。 9． 答：将硬件描述语言转化成硬件电路的过程叫综合。综合主要有三个步骤：转化，优化，映射。 10． 答：基于平台的设计方法是近几年提出的SOC软硬件协同设计新方法，是基于块的设计BBD方法的延伸，它扩展了设计重用的理念，强调系统级复用，包含了时序驱动的设计和BBD的各种技术，支持软硬件协同设计，提供系统级的算法和结构分析。
现有的设计平台分为四类：完整的应用平台；以处理器为中心的平台；以片内通信构造为中心的平台；完整的可编程平台。 11． 答：（1）全定制设计或基于标准单元的设计。所有的工艺掩模都需要从头设计，可以最大限度地实现电路性能的优化。然而，由于其设计周期很长，设计时间和成本非常高，市场风险也非常大。
（2）半定制设计或基于标准门阵列的设计。采用标准门阵列进行初步设计，待设计通过验证后，再对各局部功能单元进行优化
（3）基于可编程逻辑器件PLD的设计。PLD的设计不需要制作任何掩模，基本不考虑布局布线问题，设计成本低，设计周期短，设计的风险低。 12． 答：SOC就是将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口) 、数据通路、与外部系统的数据接口等部件集成在单一芯片上。
SOPC就是基于可编程逻辑器件的SOC设计方案 13． 答：SOPC技术是以可编程逻辑器件PLD取代ASIC，更加灵活、高效的技术SOC解
决方案。SSOPC与SOC的区别就是FPGA与ASIC的区别。SOPC是SOC发展的新阶段，代表了当今电子设计的发展方向。其基本特征是设计人员采用自顶向下的设计方法，对整个系统进行方案设计和功能划分，最后系统的核心电路在可编程器件上实现。 14． 答：SOPC技术是以可编程逻辑器件PLD取代ASIC，更加灵活、高效的技术SOC解决方案。SOPC的技术优势：（1）运用嵌入的微处理器软核；（2）采用先进的EDA开发工具；（3）由于连接延迟时间的缩短，SOPC可以提供增强的性能，而且由于封装体积的减小，产品尺寸也减小。 15． 答：仿功能仿真用于验证设计的逻辑功能。它是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，不包含延时信息。 时序仿真是在选择了具体器件并完成布局、布线之后进行的快速时序检验，并可对设计性能作整体上的分析。由于不同器件的内部延时不一样，不同的布局、布线方案会给延时造成不同的影响。 只做功能仿真，不做时序仿真，设计的正确性是不能得到保证。 16． 答：综合的主要工作将硬件描述语言转化成硬件电路。实现（Implement）是指将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语，将设计映射到器件结构上，进行布局布线，达到在选定器件上实现设计的目的 17． 答：VHDL和Verilog HDL。Verilog HDL语言允许用户在不同的抽象层次上对电路进行建模，底层描述能力较强。 18． 答：阻塞赋值： =；必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立刻发生变化
非阻塞赋值 <=,非阻塞赋值在赋值开始时计算表达式右边的值，到了本次仿真周期结束时才更新被赋值变量（即赋值不立刻生效）；非阻塞赋值允许块中其他语句的同时执行。在同一个顺序块中，非阻塞赋值表达式的书写顺序，不影响赋值的结果。 19． 答：过程赋值和连续赋值的区别： 过程赋值 无关键字（过程连续赋值除外） 用“= ”和“<=”赋值 只能出现initial和always语句中 用于驱动寄存器 连续赋值 关键字assign 只能用“=”赋值 不能出现initial和always语句中 用于驱动网线 20． 答：IP是指知识产权芯核。IP核是可以完成特定电路功能的模块，在设计电路时可以将IP核看做黑匣子，只需保证IP模块与外部电路的接口，无需关心其内部操作。利用IP核还可以使设计师不必了解设计芯片所需要的所有技术，降低了芯片设计的技术难度。IP核与工业产品不同，调用IP核能避免重复劳动，大大减轻工程师的负担，且复制IP核是不需要花费任何代价的。 21． 答：软核是以可综合的寄存器传输级（RTL）描述或通用库元件的网表形式提供的可重用的IP模块。特点：软核的使用者要负责实际的实现和布图，它的优势是对工艺技术的适应性很强，方便地移植。由于软核设计以高层次表示，因而软IP易于重定目标和重配置，然而预测软IP的时序、面积与功率诸方面的性能较困难。 22． 答：有效形式分：软核、固核和硬核。功能划分：嵌入式IP核与通用IP模块。 23． 答：FPGA和CPLD系统结构比较： 性能指标 集成规模 逻辑单元 互连方式 CPLD 小（万门） 大（PAL结构） 集总总线 FPGA 大（百万门） 小（PROM）结构 分段总线、专用互连 SRAM 编程工艺 EPROM、E2ROM、FLASH 编程类型 ROM、信息固定 RAM、可实时重构 性能：逻辑电路在中小规模范围内，选用CPLD价格较便宜，能直接用于系统。各系统的CPLD器件的逻辑规模覆盖面属中小规模，器件有很宽的可选范围，上市速度快，市场风险小。对于大规模的逻辑电路设计，则多采用FPGA。因为从逻辑规模上讲，FPGA覆盖了大中规模范围。 24． 答：数据流级建模是描述数据在寄存器之间流动和处理的过程。行为级建模在更高层次对系统功能和数据流进行描述。 25． 答：在Verilog HDL 模型中，所有时延都用单位时间表述。使用`timescale编译器指令将单位时间与实际时间相关联。用于定义仿真时间、延迟时间的单位和时延精度。 26． 答：（1）产生模拟激励(波形)；（2）将模拟的输入激励加入到被测试模块端口并观测其输出响应；（3）将被测模块的输出与期望值进行比较，验证设计的正确与否。 27． 答：FPGA是现场可编程门阵列，CPLD中文全称是复杂可编程逻辑器件。其中CPLD是基于乘积项的可编程逻辑结构，FPGA是基于查找表的可编程逻辑结构。 28． 答：CPLD是基于乘积项的可编程结构，基本构成：逻辑阵列块LAB、宏单元、扩展乘积项、可编程连线阵列、I/O控制器。 29． 答：FPGA是基于SRAM查找表的可编程结构。FPGA的核心部分是逻辑单元阵列LCA，LCA是由内部逻辑块矩阵和周围I/O接口模块组成。LCA内部连线在逻辑块的行列之间，占据逻辑块I/O接口模块之间的通道，可以由可编程开关以任意方式连接形成逻辑单元之间的互连。 30． 答：PLD器件按照编程方式不同，可以分为熔丝(Fuse)或反熔丝开关、浮栅编程技术、SRAM配置存储器 31． 答：基于电可擦除存储单元的EEPROM或Flash 技术的CPLD 的在系统下载称为编程(Program)；编程过程就是把编程数据写入E2CMOS单元阵列的过程。而把基于SRAM查找表结构的 FPGA 的在系统下载称为配置(Configure)。 32． 答：分为：从动串行模式、从动并行模式、主动串行、主动并行、JTAG模式。 主动配置由可编程器件引导配置过程，从动配置则由外部处理器控制配置过程。 33． 答： 因为常用 的FPGA的结构是基于SRAM的，掉电后芯片内的 信息将消失，所以配备一个PROM或E2PROM，使得上电后，FPGA的信息由外部加载到芯片中，使得FPGA成为用户需要功能的芯片。 五、 程序补充完整
1． (1）module （2）always （3）case （4）end (5) endmodule 2． (1)module (2) input (3)always (4) begin (5)endmodule 3． (1) module (2) output (3) always@ (4) d (5) endmodule 4． (1) `timescale (2) testbench (3) initial (4) $stop (5) endmodule 5． (1)module (2)parameter (3)initial (4)assign (5)endmodule 6． (1)module （2）din,clk （3）[7：0] （4）clr （5）end
7． (1)module (2)data_in1，data_in2，sel (3)sel (4)default (5)endmodule 8． (1)function （2）input （3）a>b （4）end （5）endfunction
六、 程序改错 题1：
（1）第1行加； （2）第5行wire改为reg
（3）第6行always 后加@ （4）第11行<=改为= （5）第12行后面加endmodule 题2：