发布时间 : 星期四 文章第4章-组合逻辑电路(1)更新完毕开始阅读
4.4 若干典型的组合逻辑集成电路
4.4.1 优先编码器CD4532的输入端I1=I2=I3=1，其余输入端均为0，试确定其输出Y2Y1Y0。 解：优先编码器CD4532除数据输入端Ii外，还有输入使能端EI，由于EI=0，根据其功能表可知，使能端EI没有加有效信号，所以，Y2Y1Y0=000。
4.4.2 试用与非门设计一4输入的优先编码器，要求输入、输出及工作状态标志均为高电平有效。列出真值表，画出逻辑图。
解：设输入I0、I1、I2、I3，输出及工作状态标志分别为Y0、Y1和GS，根据题意列出真值表，如表题解4.4.2所示。由真值表可以得出该优先编码器的逻辑表达式，并写出与非﹣与非表达式
Y1?I2I3?I3?I2?I3?I2I3Y0?I1I2I3?I3?I1I2?I3?I1I2I3 GS?I0?I1?I2?I3?I0I1I2I3由与非门构成的逻辑电路如图题解4.4.2所示。
（1） 优先编码器74HC147的功能表如表题4.4.3所示，试用74HC147和适当的门构成输
出为8421BCD码，并具有编码输出标志的编码器。
17
解：由表题4.4.3可知，输出Y3Y2Y1Y0是8421BCD码的反码，因此只要在74HC147的输出端增加反相器就可以获得题中所要求的输出码。在输入端均为高电平时工作状态标志GS位0，而有低电平信号输入时GS为1，可由与非门实现此功能。74HC147为9个输入端，此题需要10个输入端，因此I0接在与非门的输入端，当I0?I9时，L3~L0为0，GS为1。题中所要求的编码器的逻辑电路如图题解4.4.3所示。
4.4.5为了使74HC138译码器的第10脚输出为低电平，试标出各输入端应置的逻辑电平。解：首先查74HC138的引脚图，了解各个引脚的含义。根据题意，74HC138的引脚图如图题解4.4.5所示。当A2、A0、E3接高电平，A2、E2、E1接低电平，电源输入端16号脚解﹢5V，接地端8号脚接地时，第10号脚Y5输出为低电平。
18
4.4.6用译码器74HC138和适当的逻辑门实现函数F?ABC?ABC?ABC?ABC。 解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式
F?ABC?ABC?ABC?ABC?m0?m4?m6?m7?m0?m4?m6?m7?Y0?Y4?Y6?Y7
在译码器输出端用一个与非门，即可实现要求得逻辑函数。注意A接最高位A2端，C接最低位A0，逻辑图如图题解4.4.6所示。
4.4.7 试用一片74HC138实现函数L(A,B,C,D)?ABC?ACD。
解：该题是用3输入的74HC138译码器实现4变量的逻辑函数，需要将其中3个变量接在输入端，另一个变量有可能接在使能输入端。首先将函数式变换为最小项之和的形式，然后变换为3变量的最小项的形式。
L?ABCD?ABCD?ABCD?ABCD?A(BCD?BCD?BCD?BCD)?A?(m3?m4?m5?m7)?A?Y3?Y4?Y5?Y7
上述表达式中，最小项种的变量A均为1，因此，可以将A接在使能端E3上，在译码器输出端用一个与非门，即可实现要求得逻辑函数，如图题解4.4.7所示。
19
4.4.8 2线﹣4线译码器74x139的输入为高电平有效，使能输入及输出均为低电平有效。试用74x139构成4线﹣16线译码器。
解：该题目是将2线﹣4线译码器扩展为4线﹣16线译码器。
设输入为A3A2A1A0，输出为L0?L15。每片74x139中含有两个2线﹣4线译码器，所以需要3片74x139构成4线﹣16线译码器，译码器（0）的两个地址输入端分别接高2位A3、A2，产生4个低有效信号分别控制译码器（1）到（4）的两个地址输入端分别并接在一起，作为2位A1、A0的输入端，这样就构成4线﹣16线译码器，如图题解4.4.8所示。
4.4.9
应用74HC138和其他逻辑门设计一地址译码器，要求地址范围是00H~1FH。
解：十六进制数00H~1FH即为二进制数000000~111111，共64个地址，每片74HC138有8个输出端，因此需要8片74HC138构成64个输出的地址译码器，共6条地址线，其中3条接74HC138的输入端，A5、A4、A3作为片选信号，通过反相器或直接与使能端E3、E2、
E1连接，片（1）的E3E2E1?A5A4A3，片（2）的E3E2E1?A5A4A3，片（3）的E3E2E1?A5A4A3，片（4）的E3E2E1?A5A4A3，片（5）的E3E2E1?A5A4A3，片（6）
20