发布时间 : 星期二 文章八位全加器原理图设计实验报告更新完毕开始阅读
南通大学计算机科学与技术学院课程实验报告
课程名称：计算机组成原理 姓名：
实验名称：八位全加器设计 一、目的及要求 熟悉利用Quartus II的原理图输入法设计简单组合电路，掌握层次化设计的方法，掌握用原理图进行设计的整体流程。 二、实验平台 Quartus II 三、电路原理图 年级：2012级 学号： 教师：陈 越
上机日期：11月6日 班级：信管122 成绩：
左图为一位补码运算的二进制加法/减法器逻辑结构图 右图为a封装后的一位全加器FA Ci位是低位进位，AiBi为输入端口 Si是输出结果，Ci+1是向高位的进位 上图为n个1位的全加器FA级联成的n位的行波进位加减器。M为方式控制输入线，当M=0时，做加法运算；当M=1时，做减法运算。图中左边还表示出单符号位法的溢出检测逻辑：当Cn=Cn-1时，运算无溢出；而当Cn≠Cn-1时，运算有溢出，经异或门产生溢出信号，0无溢出，1表示溢出。 四、内容及步骤（包括程序流程及说明） 1.建立add8项目 2.建立一位全加器原理图，输入如下 3.将一位全加器封装成芯片FA，如图 4.将FA级联成8位全加器如图，至此8位全加器原理图设计完毕 四、运行结果 建立波形文件，验证8位全加器 1.加法A=+1001000，B=+0101000 [A]补=01001000，[B]补=00101000， [A+B]补=01110000 验证结果如图S=01110000，D=0无溢出 2.减法A=+1101000，B=+0110000 [A]补=01101000 ，[B]补=00110000 ，[A－B]补=00111000 验证结果如图，S=00111000，D=0无溢出 3.溢出检测 A=－1101000，B=－10011000 [A]补=10011000 ，[B]补=10101000 ，[A+B]补=01000000 验证结果如图S=01000000，D=1结果溢出 五、问题及心得 对于我们没有学过大物，模电数电的文科生，计算机组成原理确实有点难度，但通过这次实验增加了我对这门课的学习兴趣和信心。实验中遇到诸多困难，全英文软件上手难度还是有点大的，总之多尝试就会有意想不到的结果。