ad9642模数转换器中文资料

发布时间 : 星期二 文章ad9642模数转换器中文资料更新完毕开始阅读

在双巴伦变压器配置,的输入电容和电阻的值是依赖于输入频率和源阻抗。基于这些参数,输入电阻和电容的值可能需要调整或一些部件可能需要删除。表9显示推荐值设置RC网络对不同的输入频率范围。然而,这些值是依赖于输入信号的带宽和应该仅作为启动引导。请注意,在表9中给出的值,为每个R1,R2,R3和C2,组件图48和图50所示。

另一个在奈奎斯特频率的第二区使用变压器耦合的输入是使用一个可变增益放大器。该ad8375数字可变增益放大器(DVGA)提供了良好的驾驶性能的ad9642。图49显示的ad8375通过一个带通抗混叠滤波器驱动ad9642例。

notes1.all inductorsare磁器件的?0603cs组件的1霩例外的扼流电感(线圈工艺0603ls)2。filtervalues shownare为20MHz带宽滤波器centeredat 140MHz。 图49。使用ad8375差动输入配置

图5差分输入双平衡配置

AD9642

电压参考

一个稳定、准确的参考电压是建立在ad9642。满量程输入范围,可通过SPI改变参考电压调整。ADC的输入参考电压线性变化的跨轨道。 时钟输入的考虑

为获得最佳性能,在ad9642采样时钟输入,时钟+和CLK。,应与差分信号的时钟。这个信号通常是交流耦合到时钟+和CLK。引脚通过一个变压器或通过电容器。这些引脚是国内偏见(见图51),无需外部偏置。如果输入是浮动的,时钟。引脚被拉低防止虚假时钟。

图51简化等效电路的时钟输入 时钟输入选项

该ad9642具有非常灵活的时钟输入结构。时钟输入可以是CMOS,LVDS,LVPECL,或正弦信号。不管信号被使用的类型,时钟源抖动是最关注的问题,如在抖动考虑部分的描述。 图52和图53显示了两个最好的方法ad9642时钟(高达625 MHz的时钟速率)。低抖动的时钟源是从单端信号的差分信号使用RF巴伦或RF变压器。

射频巴伦是推荐的配置为时钟频率的125兆赫和625兆赫之间,和RF变压器是推荐的时钟频率为10兆赫至200兆赫。在变压器的次级绕组极限时钟的旅行到ad9642约0.8 V p-p微分背靠背肖特基二极管。这种限制有助于防止时钟的大电压摆动进给通过对ad9642其他部分保持快速上升和下降的信号的时候,这是低抖动性能的关键。

图52。变压器耦合差分时钟(200兆赫)

图53。巴伦耦合差分时钟(625兆赫)

如果一个低抖动的时钟源不可用,另一个选择是AC耦合差分PECL信号采样时钟输入引脚,如图54所示。这AD9510,ad9511,ad9512,ad9513,ad9514,ad9515,数字接收机,ad9517,模数转换器,ad9520,ad9522,ad9523,ad9524,和adclk905 / adclk907 / adclk925时钟驱动器提供优秀的抖动性能。

图55。差分LVDS采样时钟(625兆赫) 输入时钟分频器

该ad9642包含一个具有将输入时钟的1和8之间的整数值的能力,输入时钟分频器。占空比稳定器(DCS)默认情况下是启用了电。

时钟占空比

典型的高速ADC使用时钟边缘产生的各种内部的定时信号,作为一个结果,可能是时钟占空比敏感。通常,一个±5%的公差要求的时钟占空比保持动态特性。

该ad9642包含一个DC,retimes nonsampling(下降)的边缘,提供与标称的50%占空比的内部时钟信号。这允许用户提供范围广泛的输入时钟占空比不影响性能的ad9642。

对输入时钟的上升沿的抖动仍然是首要关注的问题,是不是由占空比稳定器减少。义务

ad9642

Rev。0 | 20页28

循环控制回路不小于40 MHz的时钟速率的名义上的作用。环与它相关的一个时间常数时必须考虑时钟速率的动态变化。1.5个μ的5μ的等待时间是一个动态的时钟频率的增加或减少在DCS回路重新锁定到输入信号后需要。这个环没有被锁定时,DCS绕过循环,和内部设备的时间是依赖于输入时钟信号的占空周期。在这样的应用中,可适当禁用占空比稳定器。在所有其他应用程序,使DCS电路建议最大限度的AC性能

抖动的考虑

高速,高分辨率模数转换器的时钟输入质量敏感。在一个给定的输入频率的SNR退化(FIN)由于抖动(TJ)可以计算

snrhf =。10日志[(2π×翅片×tjrms)2 + 10 ])10 /(lfsnr。

在方程,有效孔径抖动是万恶之源均方抖动,包括时钟输入,模拟输入信号,和ADC孔径抖动规范。如果欠采样应用的抖动,特别敏感,如图56所示

图56。ad9642-250信噪比与输入频率和抖动

在情况下,孔径抖动的影响ad9642动态范围,把时钟输入模拟信号。此外,使用独立的电源供应为时钟驱动和ADC的输出驱动器,避免与数字噪声调制时钟信号。低抖动,晶体控制振荡器提供最好的时钟源。如果时钟是由另一种类型的光源产生的(通过选通,分裂,或其他方法),它应该是重定时的时钟的原过程中的最后一步。

是指an-501应用笔记,孔径不确定性和ADC系统的性能,并an-756应用笔记,采样系统的时钟相位噪声和抖动的影响,对抖动性能的更多信息,因为它涉及到ADC。

功耗待机模式

联系合同范文客服:xxxxx#qq.com(#替换为@)