发布时间 : 星期二 文章计算机组成原理-本科生期末试卷1-5选择填空答案更新完毕开始阅读
本科生期末试卷（一）
一、选择题（每小题1分，共15分）
1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（冯.诺依曼）计算机。 2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（-(231-1) ）。 3 以下有关运算器的描述，（ 算术运算与逻辑运算）是正确的。 4 EEPROM是指（ 电擦除可编程只读存储器）。
5 常用的虚拟存储系统由（ 主存-辅存）两级存储器组成，其中辅存是大容量的磁表面存储器。
6 RISC访内指令中，操作数的物理位置一般安排在（两个通用寄存器 ）。 7 当前的CPU由（控制器、运算器、cache）组成。 8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（具备同等水平）。 9 在集中式总线仲裁中，（独立请求）方式响应时间最快。 10 CPU中跟踪指令后继地址的寄存器是（程序计数器）。 11 从信息流的传输速度来看，（单总线 ）系统工作效率最低。
12 单级中断系统中，CPU一旦响应中断，立即关闭（ 中断屏蔽 ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 13 安腾处理机的典型指令格式为（ 41位）位。
14 下面操作中应该由特权指令完成的是（从用户模式切换到管理员模式）。 15 下列各项中，不属于安腾体系结构基本特征的是（超线程）。 二、填空题（每小题2分，共20分）
1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ IRA ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（127 ）。 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。 4 虚拟存储器分为页式、（ 段 ）式、（段页 ）式三种。
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（ 地址码 ）字段，它们用于指定（ 寄存器 ）2个源操作数和1个目标操作数的地址。 6 CPU从内存取出一条指令并执行该指令的时间称为（指令周期 ），它常用若干个（ CPU周期 ）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ 推断寄存器 ）和8个（ 分支寄存器 ）。
8 衡量总线性能的重要指标是（总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是（ MB/s ）。
9 DMA控制器按其结构，分为（ 选择型 ）DMA控制器和（ 多路型 ）DMA控制器。前者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（ 英特尔64体系结构 ）和（ 安腾体系结构 ）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构.
本科生期末试卷（二）
一、选择题（每小题1分，共15分）
1 冯?诺依曼机工作的基本方式的特点是（按地址访问并顺序执行指令）。 2 在机器数（补码）中，零的表示形式是唯一的。
3 在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。 4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（0—64M）。 5 主存贮器和CPU之间增加cache的目的是（解决CPU和主存之间的速度匹配问题）。 6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（隐含寻址方式）。
7 同步控制是（由统一时序信号控制的方式）。
8 描述PCI总线中基本概念不正确的句子是（PCI设备一定是主设备； 系统中只允许有一条PCI总线）。
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（1MB ）。
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（堆栈 ）。 11 特权指令是由（操作系统核心程序）执行的机器指令。 12 虚拟存储技术主要解决存储器的（扩大存储容量）问题。
13 引入多道程序的目的在于（充分利用CPU，减少等待CPU时间）。 14 64位双核安腾处理机采用了（流水）技术。
15 在安腾处理机中，控制推测技术主要用于解决（与取数指令有关的控制相关）问题。 二、填空题（每小题2分，共20分）
1 在计算机术语中，将ALU控制器和（ 内 ）存储器合在一起称为（ 主机 ）。 2 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。
3 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（ 存储器带宽 ）和（ 存储周期 ）。 5 形成指令地址的方法称为指令寻址，通常是（ 顺序 ）寻址，遇到转移指令时（ 跳跃 ）寻址。
6 CPU从（ 内存 ）取出一条指令并执行这条指令的时间和称为（指令周期 ）。
7 RISC指令系统的最大特点是：只有（ 取数 ）指令和（ 存数）指令访问存储器，其余指令的操作均在寄存器之间进行。 8 微型机的标准总线，从带宽132MB/S的32位（字长 ）总线发展到64位的（指令 ）总线。
9 IA-32表示（ Intel ）公司的（ 32 ）位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ 属性 ）字段，用以指明哪些指令可以（ 并行 ）执行。
本科生期末试卷（三）
一、选择题（每小题1分，共15分）
1 下列数中最小的数是（ （101001）BCD ）。
2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ 19，8）。
3 在下面描述的汇编语言基本概念中，不正确的表述是（汇编语言编写的程序执行速度比高级语言慢）。
4 交叉存储器实质上是一种多模块存储器，它用（流水）方式执行多个独立的读写操作。 5 寄存器间接寻址方式中，操作数在（主存单元）。
6 机器指令与微指令之间的关系是（用若干条微指令实现一条机器指令）。
7 描述多媒体CPU基本概念中，不正确的是（ MMX指令集是一种多指令流多数据流的并行处理指令；多媒体CPU是以超标量结构为基础的CISC机器）。 8 在集中式总线仲裁中，（ 菊花链）方式对电路故障最敏感。 9 流水线中造成控制相关的原因是执行（条件转移）指令而引起。
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（采用分布式仲裁策略）。
11 下面陈述中，不属于外围设备三个基本组成部分的是（计数器）。 12 中断处理过程中，（ 开中断）项是由硬件完成。
13 IEEE1394是一种高速串行I/O标准接口。以下选项中，（串行总线管理）项不属于IEEE1394的协议集。 14 下面陈述中，（ 分区式存储管理）项属于存储管理部件MMU的职能。 15 64位的安腾处理机设置了四类执行单元。下面陈述中，（定点执行单元）项不属于安腾的执行单元。
二、填空题（每小题2分，共20分） 1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（ -2 ,2 -1 ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ [(1+(1-2 )]*2 ）。 3 浮点加、减法运算的步骤是（0操作数检查）、（比较阶码大小并完成对阶）、（尾数进行加或减操作 ）、（结果规格化）、（舍入处理 ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ 14 ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ 20 ）位，其中主存字块标记应为（ 14 ）位，组地址应为（ 5 ）位，Cache地址共（ 7 ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ 指令周期 ），它通常包含若干个（ CPU周期 ），而后者又包含若干个（ 时钟周期 ）。
7 某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（ n(n*x+y) ）次中断请求。
8 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ 总线 ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（ 数据信息 ）、（ 地址信息 ）、（ 控制 ）。 9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ 存储区域 ）保护。 10 安腾体系结构采用推测技术，利用（ 控制 ）推测方法和（ 数据 ）推测方法提高指令执行的并行度。
本科生期末试卷（四）
一、选择题（每小题1分，共15分） 1 运算器的核心功能部件是（ALU ）。
2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（1M ）。 3 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（32 ）。
4 双端口存储器所以能进行高速读/写操作，是因为采用（两套相互独立的读写电路）。 5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（隐含寻址方式）。
6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
7 微程序控制器中，机器指令与微指令的关系是（每一条机器指令由一段用微指令编成的微程序来解释执行）。
8 CPU中跟踪指令后继地址的寄存器是（ 程序计数器）。
9 某寄存器中的数值为指令码，只有CPU的（ 指令译码器）才能识别它。 10 为实现多级中断，保存现场信息最有效的方法是采用（堆栈）。
11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（存储周期）的时间。 12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（ 前者不具有热插拔能力）。 13 下面陈述中，不属于虚存机制要解决的问题项是（扩大物理主存的存储容量和字长）。 14 进程从运行状态转入就绪状态的可能原因是（时间片已用完）。 二、填空题（每小题2分，共20分）
1 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（ 汇编语言 ）级、（ 高级语言 ）级。 2 十进制数在计算机内有两种表示形式：（ 字符串 ）形式和（压缩的十进制数串 ）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。 3 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ 纯小数 ）和（ 纯整数 ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（ cache）、（ 主存 ）、（ 外存 ）。
5 高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（ FPM-DRAM ）、（CDRAM ）、（SDRAM ）。 6 一个较完善的指令系统，应当有（ 数据处理 ）、（ 数据存储 ）、（ 数据传送 ）、（ 程序控制 ）四大类指令。
7 机器指令对四种类型的数据进行操作。这四种数据类型包括（地址 ）型数据、（数值 ）型数据、（ 字符 ）型数据、（ 逻辑 ）型数据。 8 CPU中保存当前正在执行的指令的寄存器是（指令寄存器 ），指示下一条指令地址的寄存器是（程序计数器 ），保存算术逻辑运算结果的寄存器是（ 通用寄存器 ）和（ 状态字寄存器 ）。
9 虚存系统中，通常采用页表保护、段表保护和键保护以实现（ 存储区域 ）保护。 10 安腾体系结构采用分支推断技术，将传统的（ if then else ）分支结构转变为无分支的（ 顺序/并行）代码，避免了错误预测分支而付出的代价。
本科生期末试卷（五）
一、选择题（每小题1分，共15分）