发布时间 : 星期四 文章计算机组成原理考试题 - 图文更新完毕开始阅读
三、计算题
1、某机采用微程序控制方式，微指令字长24位，采用水平型字段直接编码控制方式和断定方式（下一条微指令的地址由下址字段提供）。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。 请
1）控制存储器的容量应该为？
2）设计出微指令的具体格式？ （参看例题10.5和10.6） 解：（1）控制存储器的容量为：
2^(24-3-4-4-2-3) x 24位=2^8 x 24位=256 x 24位 （2）微指令的格式如下：
2、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、写回（WR）4个过程。共有10条指令连续输入此流水线。 1）画出指令的周期流程。
因为指令流水线取指FI、ID、EX、WR4个过程，所以周期流程图为：
2）画出非流水时空图。
假设一个时间单位为一个时钟周期，则每隔 4 个时钟周期才有一个输出结果,如下图：
3）画出流水线时空图。
第一条指令出结果需要 4 个时钟周期。当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令：
4）假设时钟周期为100ns，求流水线的实际吞吐率。 由流水线时空图可知：在 13 个时钟周期结束时，CPU
执行完 10 条指令，故实际吞吐率为： 10/(100ns x 13) ≈ 0.77×10^7条指令/秒
5）求该流水处理器的加速比。（参看例题8.1）
答： 在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟 周期都输出一个结果。
对于四级流水线而言，处理 10 条指令所需的时钟周期数为 T4 = 4 +（10 ?1）= 13。
而非流水线处理 10条指令需 4×10 = 40 个时钟周期。 所以该流水处理器的加速比为 40 ÷13 ≈ 3.08 3、在一个8级中断系统中，硬件中断响应从高到低的顺序为
1→2→3→4→5→6→7→8，设置中断屏蔽寄存器后，中断的处理顺序变为1→5→8→3→2→4→6→7。
1）应该如何设置屏蔽码？（参看作业8.25或者8.26）
2）如果CPU在执行一个应用程序中有5、6、7三级中断同时到达，中断请求8在中断6没有处理完以前到达，在处理8的时候请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。（参看作业8.27和8.28）
3、习题8.11
今有四条流水线，分别完成取指（IF）、译码并取数（ID）、执行（EX）、写结果（WR）4个步骤。假设完成各步骤操作时间依次为90ns，90ns，60ns，45ns。
（1）流水线的时钟周期应取何值？
流水操作周期为max(90,90,60,45)=90ns
（2）若相邻的指令发生了数据相关，那么第2条指令安排推迟多少时间才能不发生错误？
答：若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么在第1条指令“送结果”步骤完成后，第2条指令的“取数”步骤才能开始，也就是说，第2条指令要推迟两个操作周期，即180ns才能进行。
（3）若相邻的两指令发生了数据相关，为了不推迟第2条指令的执行，可采取什么措施？
答：如果在硬件设计上加以改进，采用定向传送的技术，则只要第1条指令完成“运算”的步骤，第2条指令就可以“取数”了，因此至少需推迟90ns。 4、设某计算机的CPU主频为8MHZ，每个机器周期平均含2个时钟周期，每条指令的指令周期平均有2.5个机器周期，设问该机的平均指令执行周期为多少MIPS？若CPU主频不变，但每个机器周期平均含4个时钟周期，每条指令的指令周期平均有5个机器周期，则该机的平均指令执行速度又是MIPS？
解：根据CPU主频先求出时钟周期为： 1/8MHz=0.125x10-6=125ns
由每个机器周期平均含2个时钟周期，得出： 机器周期=125nsx2=250ns
由每条指令的指令周期平均有2.5个机器周期，得出： 平均指令周期=250nsx2.5=625ns=0.625μs 则该机的平均指令执行周期为: 1/0.625μs=1.6MIPS
当CPU主频不变时，改变参数后： 机器周期=125nsx4=500ns=0.5μs 平均指令周期=0.5μsx5=2.5μs
平均指令执行速度=1/2.5μs=0.4MIPS
所以得出的结论是：当主频相同的两个机器，执行速度不一定一样。