发布时间 : 星期二 文章《微机原理》试题(1)更新完毕开始阅读
《微机原理》试题（1）
开课学院：信息工程学院 类别：统招
考试性质：考试
考试时间：120分钟 八 10 九 10 十 10 课 程 号：1510113002 适用学期：2012-2013(2) 共（ 4 ）页 适用班级：通信1001 电子信1001、1002 电信科1001 电子科1001 总分 100 一 10 二 20 三 20 四 5 五 5 六 5 七 5 一、选择题（每小题1分，共10分）
1.下列______属于应用软件。
A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 2．下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 3．下列有关运算器的描述中，______是正确的。
A.只做算术运算，不做逻辑运算 B. 只做加法
C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 4．以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令
5．在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性
C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 6. 某存储器芯片的存储容量为8K×12位，则它的地址线为____。 A.11 B.12 C.13 D.14
7. 采用DMA方式传送数据时，每传送一个数据要占用______的时间。 A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期 8. 当采用______对设备进行编址情况下，不需要专门的I/O指令组。 A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是
9. 为了便于实现多级中断，保存现场信息最有效的方式是采用______。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存
10. 异步控制常用于___A___作为其主要控制方式。
A．在单总线结构计算机中访问主存与外围设备时 B．微型机的CPU控制中 C．组合逻辑控制的CPU中 D．微程序控制器中 二、填空题（每小空2分，共20分）
11. 设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 ，非零最小正数真值是 ，绝对值最大的负数真值是 ，绝对值最小的负数真值是 （均用十进制表示）。 12. 主存储器的性能指标主要是存储容量、______、______和______。 13. DMA控制器访采用以下三种方法：______、______、______。 三、解答题（20分）
14. 何谓指令周期？CPU周期？时钟周期？它们之间是什么关系？
15. 为什么在计算机系统中引入DMA方式来交换数据？若使用总线周期挪用方式，DMA控制器占用总线进行数据交换期间，CPU处于何种状态？ 16. 比较cache与虚存的相同点和不同点。 四、（5分）
共3页 第1页
已知x=-001111，y=+011001,求： ① [x]补，[-x]补，[y]补，[-y]补； ② x+y,x-y,判断加减运算是否溢出。 五、（6分）
CPU执行一段程序时，cache完成存取的次数为2420次，主存完成的次数为80次，已知cache存储周期为40ns，主存存储周期为200ns，求cache/主存系统的效率和平均访问时间。 六、（8分）
一盘组共11片，记录面为20面，每面上外道直径为14英寸，内道直径为10英寸，分203道。数据传输绿为983040B/S，磁盘转速为3600转/分。假定每个记录块记录1024B，且系统可挂多达16台这样的磁盘，请给出适当的磁盘地址格式，并计算盘组总的存储容量。 七、（8分）
某机的指令格式如下所示
X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=11：相对寻址
设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址： ①4420H ②2244H ③1322H ④3521H 八、（10分）
设有一个12位地址线和8位字长的存储器,问: (1)该存储器存储多少字节的信息?
(2)若采用2114芯片(1K*4位),需要多少芯片,分多少组?
(3)设某微机的最大寻址能力为64KB,与上述存储器连接,且存储器起始地址为3000H,写出每组芯片的地址范围.
(4)若选用74LS138译码器作为片选译码电路,根据3的要求,试画出CPU与译码器及主存的连线图(只考虑AB,DB及CS,不考虑其他控制)
(5)如果运行时发现不论往哪片RAM存放1K数据,以3800H为起始地址的存储芯片都有与之相同的数据,分析故障原因. 九、（10分）
图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。
① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。
② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。
共3页 第2页
十、（10分）
图1所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求CPU在执行完当前指令时转向对中断请求进行服务。现假设：
① TDC为查询链中每个设备的延迟时间；
② TA、TB、TC、TD分别为设备A、B、C、D的服务程序所需的执行时间； ③ TS、TR分别为保存现场和恢复现场所需的时间； ④ 主存工作周期为TM；
⑤ 中断批准机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。
试问：在确保请求服务的四个设备都不会丢失信息的条件下，中断饱和的最小时间是多少？中断极限频率是多少？
共3页 第3页