发布时间 : 星期二 文章第2章 逻辑门电路更新完毕开始阅读
图2-5-3(b)上面一个是使能端EN=0为工作状态；下面的一个是使能端EN=1为工作状态。图2-5-3(a)的电路对应的是使能端低电平为工作状态。
现行国标三态门的逻辑符号，在输出端边框线内侧加一个等边三角形，一角向下。EN为使能端，有空心小圆者，代表EN低电平使能；无空心小圆者，代表EN高电平使能。高阻状态常用字母Z表示。
图2-5-2的电路就是一个三态门电路的实例。这个电路实际上是由两个与非门加上一个二极管VD组成的。这是标准TTL三态与非门的典型电路。 2.5.2.2 三态门的应用 三态门在数字电路中是一种重要的器件，它大多挂接在一组总线（Bus）上，以实现不同数字部件之间的数据传输，见图2-5-4。
AG1&EN至接收端B数据总线G1&ENA1B1C1G2&ENG2&ENA2B2C2G3&ENA3B3C3地址线C(a) 数据的双向传输 (b) 数据的总线传输
图2-5-4 三态门的应用
图2-5-4(a)的电路可实现数据的双向传输，当控制端C=0时，三态门G1工作，G2高阻，数据由A传输到B。当C=1时，G2工作，G1高阻，数据由B传输到A。图2-5-4(b)是数据的总线传输方式，若干个三态门挂在一条传输线上，其中一个是工作状态，其余的是高阻状态，这样数据就可以向接收端传输。这些三态门采用分时的工作方式，可以使用同一条传输线传输数据。如果这些三态门具有双向功能，每一个三态门既可以发送数据，也可以接收数据。 【思考题】
2-5-1 OC门在电路结构上有何特点？外接RC应如何连接? 2-5-2 三态门是如何构成的?它的高阻态是如何得到的? 2-3-3 OC门和三态门的逻辑符号与标准的TTL门有何区别? 2-5-4 三态门有何应用?应用时要注意什么?
2.6 CMOS逻辑门电路
金属氧化物半导体（Metal-Oxide-Semiconductor）场效应管集成电路（简称MOS集成电路）有很
2
多特点：①工艺简单，集成度高（在3×5mm单片上可做几万支管子）；②MOS管可以作为负载电阻使用，
10
使MOS集成电路完全MOS管化（除MOS管外，不包括电阻等其它元件）；③输入阻抗高，可以超过10Ω，扇出数目大；④功耗小、噪声小；⑤可以做成双向开关；⑥利用极间电容存储电荷效应，可以组成动态存储器件。MOS电路与前面讲过的双极型门电路相比，主要的缺点是开关速度较低。
场效应MOS集成电路几乎与双极型的TTL集成电路系列同时发展起来的，MOS集成电路根据MOS管的不同，又分为PMOS、NMOS和CMOS三种。由于CMOS具有一系列的优点，所以，另两种就没有发展起来，例如PMOS也就被淘汰了。
由于N型半导体中载流子电子的迁移率高，所以N沟道MOS电路（NMOS）比P沟道MOS电路（PMOS）的工作速度高，但NMOS工艺较复杂，目前国内NMOS电路已有一些产品。把NMOS管和PMOS管做到一起，形成互补MOS电路（CMOS）。这种电路的工作频率可提高到5~50MHz，而且功耗极低，应用广泛。 2.6.1 MOS反相器
2.4.1.1 电阻负载NMOS反相器
MOS门电路的基本电路形式是反相器，图2-6-1是一个电阻负载NMOS反相器,它的电路结构与共射组态或共源组态基本放大电路十分相似。
图2-6-1中是一个以电阻为漏极负载的反相器。起开关作用的MOS管称为驱动管（或控制管）。为简明起见，驱动管源极不画箭头方向。场效应管是NMOS还是PMOS由漏极电源的极性来区别。NMOS管的漏极接电源正极，PMOS管的漏极接电源负极。这里只介绍NMOS反相器工作原理。
驱动管一般都采用增强型，所以当加到NMOS管栅源间的电压UI=0时，并小于开启电压UT时，驱动管截止，输出高电平，即
UO?式中RL是后级的负载电阻，RL一般很大，可以认为UO?VDD。而当UI=1时，并大于UT时，驱动管开启，输出低电平UOL
RLVDD?UOHRD?RL
UO?RDSVDD?UOL?0VRDS?RD
式中RD?RDS，RDS是MOS管的导通时的沟道电阻。所以，当UI=0时，UO=VDD；当UI=1时，UO≈0，这是一个反相器。条件是负载电阻RD要远大于MOS管的导通时的沟道电阻RDS。如果RD不够大，例如RD与RDS近似相等时，由上式容易得到，输出低电平将上升到0.5VDD左右，于是破坏了双值逻辑值系统中高低电平应有各自的范围且有明确界限的规定。这时，这种反相器仅仅是在形式上具有其形，而实质已无反相功能。为使反相器正常工作，必须将RD值做得足够大，即满足RD?RDS的要求。但在集成电路中做大电阻占有很大的芯片面积，例如它可以相当于二十多个MOS管所占用的面积，会使MOS电路集成度大大下降，失去其集成度高的优点。解决的办法是用另一个MOS管来代替电阻RD，形成由两个MOS管组成的反相器。
图2-6-1 电阻负载MOS管反相器
2.6.1.2 CMOS反相器
现代实用的MOS反相器是由NMOS管和PMOS管组成的一种互补型MOS电路——CMOS（ Complementary Metal-Oxide-Semiconductor）集成电路。NMOS管是驱动管，PMOS管是负载管，这种结构的反相器，具有很好的传输特性，极小的功耗和较快的工作速度，是现代集成电路，特别是大规模集成电路的主流品种。 1．CMOS反相器的电路结构
CMOS反相器的电路图见图2-6-2。CMOS反相器中的NMOS管和PMOS管一般都是增强型MOS管，两只管子的几何尺寸基本相同。两个漏极连在一起作为反相器的输出端，两个栅极连在一起作为反相器的输入端。P沟管的源极接电源正极，手册上常标注VDD；N沟管的源极接地，手册上常标注VSS。并要求电源电压大于两个管子的开启电压的绝对值之和。即：＞|UthonP|+|UthonN|，为了简化下标，该式也写成VDD＞|UTP|+|UTN|，VDD有2～3V即可使电路工作。
图 2-6-2 CMOS 反相器
2．CMOS反相器工作原理
当UI为高电平时，VTN的栅源电压UGSN大于开启电压UTN，于是VTN管导通。对于VTP管来说，由于栅极电位较高，栅源间的电压UGSP绝对值小于VTP开启电压的绝对值|UTP|，因此VTP管截止。VTN导通和VTP截止使反相器输出低电平。
当UI为低电平时，VTN栅源间的电压UGSN小于VTN的开启电压，VTN管截止。对于VTP来说，由于栅极电位较低，使栅源电压UGSP绝对值大于VTP开启电压的绝对值，因此VTP管导通。VTN截止和VTP导通使反相器输出高电平。
由上述可知，当反相器处于稳态时，无论是输出高电平还是低电平，VTP和VTN中必有一个截止，另一个导通。电源只向反相器提供纳安级的漏电流，故CMOS电路具有静态功耗很低的优点。
反相器输出低电平时，由于VTP截止，相当于一个几兆欧以上的大电阻，VTN导通相当于一个几百欧的小电阻，因此，逻辑低电平值一般不足0.1V。通常使VTP和VTN的gm接近相等，导通电阻都较小。反相器的输出由高电平变为低电平时，VTN导通，由于N沟管的沟道电阻小，给负载电容提供一快速放电回路。反相器的输出由低电平变为高电平时，VTP导通，由于P沟管的沟道电阻小，给负载电容提供一快速充电回路。所以CMOS门电路的开关速度较快。
当负载电容较小时，或采用驱动电流大的电路后，CMOS反相器的平均延迟时间可以小到几十纳秒。 3．CMOS反相器的特点
CMOS逻辑门的电压传输特性曲线的外形与TTL逻辑门的外形相似，如图2.36所示，两者相比也有较大不同。
CMOS逻辑门的输出高电平的数值基本上等于电源供电电压值，也就是说为了获得一个相同的高电平值，对于CMOS集成电路所需要的供电电压值要更小一些，或称之为CMOS集成电路对电源电压的利用率高。在5V供电电压条件下，CMOS逻辑门的高电平值要比TTL逻辑门高出大约一伏多。
CMOS逻辑门的输出低电平的数值基本上等于零，一般小于0.1V，CMOS逻辑门的低电平值要比TTL逻辑门更低，所以CMOS逻辑门的逻辑摆幅比TTL逻辑门要大许多。一般条件下，CMOS的高电平比VDD小0.1V，低电平约为0.1V。不同供电电压条件下，TTL和CMOS逻辑门的逻辑电平的范围如图2-6-4所示。 TTL集成电路的供电电压是5V，CMOS集成电路可以有更宽阔的供电电压范围，可以从一点几伏到二十几伏。低的供电电压和微功耗，有利于便携式电子仪器。
CMOS逻辑门的阈值电平大约等于电源电压的50%，一般在电源电压的45%～55%之间。在5V供电电压条件下，CMOS逻辑门的阈值要比TTL逻辑门的阈值高出大约1V，因此CMOS逻辑门的抗干扰能力要比TTL逻辑门高，特别是在低电平这一侧。
543210uo(V)VCC?VDD?5VCMOSTTL
图2-6-3 CMOS电压传输特性曲线
CMOS逻辑门的缺点是比较容易受到静电的损伤，由于场效应管的栅极源极之间几乎是绝缘的，电阻十分大，而栅源之间的电容又较小。所以一旦受到静电的影响，栅源之间会有较高的电压产生，这个电压很可能击穿栅极，使场效应管损坏。不过现在制造的MOS集成电路都有输入保护回路，用以防止静电损伤，但仍应注意静电的危害。
以下两个问题，虽不一定是缺点，需要注意。
CMOS电路的功耗很小是指它的静态功耗很小，动态功耗不一定小。由于静态功耗极小，所以在MOS管的开关过程中，会有NMOS管从开到关，PMOS管从关到开，或NMOS管从关到开，PMOS管从开到关的暂短同时导通的时间，这样就形成了动态功耗。CMOS电路的动态功耗基本上随工作频率的增加而线性增加，在静态时，CMOS电路的静态功耗在微瓦数量级，在工作频率达到1MHz时，可能达到毫瓦数量级。TTL逻辑门和CMOS逻辑门的速度功耗曲线见图18-4-5。
UOHMIN?VDD?0.1V每门功耗（mW）103?ECL-510 TO-5.2V?ECL-75 TO-2V10210STTL1.LSTTL010-110-210-3TTL12345ui(V)5432102UNH(LS)?0.7VUNL(LS)?0.4VUNH(HC)?0.3VDDUIHMIN?0.7VDDUOHMIN?2.7VUIHMIN?2V
图2-6-4 CMOS和TTL逻辑门的逻辑电平 图2-6-5 速度功耗曲线
CMOS电路既然没有输入电流，那么它的扇出系数是否很大？答案是否定的。因为从电流的角度，CMOS门是可以带很多很多的门，但从动态的情况看，带的门越多，输出端的分布电容也越大，相当CL很大，时间常数加大。这就使输出电压从低电平向高电平变化时，上升沿变慢，限制了该逻辑门的工作速度。所以CMOS电路的扇出也不是十分的大，扇出主要受制于逻辑门的工作速度。低速时，可以带较多的门，高速工作时，就带不了那么多了。 2.6.2 CMOS门电路
CMOS门电路是在CMOS反相器的基础上构成的，CMOS门电路中无论是晶体管还是电阻负载全部由MOS管组成，具有全MOS管化的特点。 2.6.2.1 CMOS与非门
CC4011和54/74HC00都是2输入四与非门，其电路构成相同。只不过高速CMOS电路采用了不同的工艺。MOS门电路在电路结构上，逻辑门的输入端和输出端都加有MOS反相器，为了增强带负载的能力，减轻逻辑门之间的影响，以及规范逻辑电平的高低。CMOS是一种等效门，图2-6-6为CMOS与非门的等效逻辑图，由图可知
P?A?B?AB
345UNL(HC)?0.2VDD?0.1V6UILMAX?0.2VDDUILMAX?0.8VUOLMAX?0.4VUOLMAX?0.1VCMOS(15V)CMOS(10V)CMOS(5V)CL15pF10-4102103104105106107108输入频率（Hz）