发布时间 : 星期三 文章cadence安装、原理库建库和Concept - HDL使用手册更新完毕开始阅读
对含有PPT信息的器件(PPT表包含有器件的材料代码和封装信息)，可以按下图，选择以Physical方式从PPT中调入器件。
（2）. Adding wires
a.使用Wire ---- Draw命令可在连线的同时，对该线网加信号名。
靠近需要连线的元件管脚处，使用shift + right 键可以准确快捷地捕捉pin脚并连线。
b.使用Wire ---- Route命令可自动完成点到点连线。
（3）. Naming wires
Concept—HDL可以通过相同信号名自动建立两个线网的连接关系。
使用Wire ---- signame命令可标记一根线网
使用Text ---- change命令改正和重新命名信号名。
a.总线
总线的信号名格式为〈msb..lsb>,msb指总线的最高位。Lsb指总线的最低位。 当为某根线网定义了总线格式的信号名后,该线将自动加粗，有别于单根信号线。
b. 总线支线及其网络名。
Bus tap:给拆分出的总线各信号线编号，以便定义每条信号线的连接关系。
选择命令Wire—Bus Tap，绘制总线分支线连接。
然后选择命令Wire—Bus Tap Values,弹出Bus Tap Rangs 对话框，
填写总线最高位，最低位和递增率，OK后，由鼠标单击左键，释放鼠标左键；从总线最高位贯穿到总线最低位，然后单击鼠标左键，即可一次设定该部分总线支线。
Bus Name: Wire—Bus Name ,给总线各支线命名的鼠标操作也如上。
（4）. 添加属性（Property,attribute）
Display ---- Attachments : 显示属性依附关系。
指给元件和信号线添加各种属性。下面仅介绍几个通常给元件添加的属性。
a. LOCATION:定义逻辑元件的物理封装编号。如d1,r5,l3?
b. JEDEC_TYPE:定义了一个逻辑元件的物理封装。原理图中如无此定义或
pack_type定义，则采用元件的缺省封装。
c. POWER_GROUP:定义元件的可替换电源。如：power_group=vddh=vcc3.3v d. PNUMBER:添入Step2000内的材料代码。如：PNUMBER=材料代码值
编辑属性：
Text---attribute
（5）. 其它便捷作图命令
可查看编辑元件的属性。
Group ---- 组操作。用好group命令可以提高画图效率。
a. 在原理图中框出要定义为一个组的所有元素。
b. 使用Group ---- Copy All（Copy）或Move命令对该组进行操作。需要注意的是Copy All命令可将元件，连线以及连线属性全部复制，而Copy无法复制连线属性。
如果你想跨页拷贝，可新建一个窗口，重复a,b两个步骤，将要复制的组拷入新建窗口内。
为使图纸清晰，干净。有时需隐藏一些属性。如：path，可使用
Goup--Create--By Expression并输入path，再选择Group—Property Display—Invisible即可。
Global Find ---- 查找命令。你可以通过某个元器件序号或某个网络名在复杂的原理图中将之迅速定位。如下图查找D10.
或选择Net框，通过网络名，即可快速定位该网络。如下图：
（6）. 存盘
完成原理图的绘制后，将原理图存盘。