发布时间 : 星期一 文章基于FPGA的同步数字复接器设计更新完毕开始阅读
就可以就可以直接调用这个实体。应用Vhdl进行工程设计的优点是多方面的，具体如下：
（1）设计技术齐全、方法灵活、支持广泛。VHDL语言可以支持自上而下和基于库的设计法，而且还支持同步电路、异步电路及其他随机电路的设计。目前大多数EDA工具都支持VHDL语言。
（2）VHDL具有更强的系统硬件描述能力，VHDL具有多层次描述系统硬件功能的能力，其描述对象可从系统的数学模型直到门级电路。
（3）VHDL语言编程可以与工艺无关。在用VHDL语言设计系统硬件时，当门级或门级以上层次的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺。[5]这样，在工艺更新时，就无须修改原设计程序，只要改变相应的映射工具。
（4）VHDL语言标准、规范，易于共享和复用。 2.1.3 VHDL程序的基本结构
一个相对完整的VHDL（或称为设计实体）具有比较固定的结构，它至少应包括三个基本组成部分：库、程序包使用说明、实体说明和实体对应的结构说明。其中，库、程序包使用说明用于打开本设计试题将要用到得库、程序包；实体说明用于描述该设计实体与外界的接口信号说明，是可视部分；结构体说明用于描述该设计实体内部工作地逻辑关系，是不可视部分[6]。根据需要，实体还可以有配置说明。配置说明语句主要用于以层次化得方式对特定的设计实体进行元件例化，或是为实体选定某个特定的结构体。图1显示了VHDL程序设计中比较全面的组成结构。
设计实体 库、程序包使用说明 实体 类属说明 端口说明
结构体 配置 结构体说明 结构体功能描述 图1 VHDL程序设计基本结构
2.2 FPGA（现场可编程门阵列）芯片
2.2.1 FPGA的简介
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵
列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点[11]。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
FPGA由可编程逻辑单元阵列、布线资源和可编程的I／O单元阵列构成，一个FPGA包含丰富的逻辑门、寄存器和I／O资源[7]。一片FPGA芯片就可以实现数百片甚至更多个标准数字集成电路所实现的系统。 FPGA的结构灵活，其逻辑单元、可编程内部连线和I／O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求。其速度快，功耗低，通用性强，特别适用于复杂系统的设计。使用FPGA还可以实现动态配置、在线系统重构（可以在系统运行的不同时刻，按需要改变电路的功能，使系统具备多种空间相关或时间相关的任务）及硬件软化、软件硬化等功能[7]。
I/OPAL-likeblockPAL-likeblockI/OInterconnection wiresPAL-likeblock
图2 CPLD结构图
I/OPAL-likeblockI/O2.2.2 FPGA的基本特点
1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。
4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。[8]
I/O BlockI/OBLOCKI/OBLOCKI/O Block图3 FPGA结构图
2.2.3 FPGA的工程设计流程
对于目标器件为FPGA的VHDL的设计，其工程设计步骤如何呢？首先需要进行“源程序的编辑和编译”—用一定的逻辑表达手段将设计表达出来；其次，要进行“逻辑综合”—将用一定得逻辑表达手段表达出来的设计，经过一系列的操作，分解成一系列的基本逻辑电路及对应关系（电路分解）；第三，要进行“目标器件的布线/适配”—在选定的目标器件中建立这些基本逻辑电路及对应（逻辑实现）；第四，“目标器件的编程/下载”—将前面的软件设计经过编程变成具体的设计系统（物理实现）；最后，要进行“硬件仿真/硬件测试”—验证所设计的系统是否符合设计要求[9]。同时在设计过程中要进行有关“仿真”—模拟有关设计结果与设计构想是否相符。综上所述，FPGA的工程设计的基本流程如图4所示
图形编译器 文本编译器 生成VHDL源程序 VHDL综合器 逻辑综合、优化 VHDL 行为仿真 仿真器 功能仿真 时序仿真 VHDL源程序 网表文件（EDIF .XHF.VHDL..） FPGA/CPLD布线/适配器 自动优化、布局、布线/适 配 熔丝图、SRAM文件、VHDL
测试电器 硬件测试 编译器/下载电缆 编程、下载 功能仿真 门级仿真 器 时序仿真 图4 FPGA工程设计流程