发布时间 : 星期二 文章基于CAN总线的汽车电器网络设计 - 学习can总线宝典 - 图文更新完毕开始阅读
天津工业大学2011届本科生毕业设计（论文）
条报文的传输过程中再同步(软同步)。
BTL还提供了可编程的时间段来补偿传播延时、相位偏移(例如，由于振荡器漂移)和定义采样点和每一位的采样次数。
⑦ 错误管理逻辑
错误管理逻辑(EML)负责限制传输层模块的错误。它接收来自BSP的出错报告，然后把有关错误统计告诉BSP(位流处理器)和IML(接口管理逻辑)。
3.4CAN总线驱动器PCA82C250 3.4.1CAN总线驱动器PCA82C250概述
82C250是CAN控制器与物理总线之间的接口，它最初是为汽车中的高速应用(达1Mbps)而设计的。器件可以提供对总线的差动发送和接收功能。PCA82C250的主要特性如下[19]：
● 与ISO11898标准完全兼容； ● 高速率(最高可达1Mbps)；
● 具有抗汽车环境下的瞬间干扰，保护总线能力； ● 采用斜率控制，降低射频干扰； ● 过热保护；
● 总线与电源及地之间的短路保护； ● 低电流待机模式； ● 未上电节点不会干扰总线； ● 总线至少可连接110个节点。
3.4.2 PCA82C250结构框图及基本功能描述
PCA82C250的内部结构及引脚功能如图3-6和表3-1所示。
图3-6 PCA82C250的内部结构功能图
16
天津工业大学2011届本科生毕业设计（论文）
表3-1 PCA82C250的引脚功能
标 记 引 脚 功能描述 TXD GND Vcc RXD Vref CANL CANH Rs 1 2 3 4 5 6 7 8 发送数据输入 接地 电源 接收数据输出 参考电压输出 低电平CAN电压输入/输出 高电平CAN电压输入/输出 斜率电阻输入
PCA82C250驱动电路内部具有限流电路，可防止发送输出级对电源、地或负载短路损坏输出级。若结温超过大约16℃,则两个发送器输出端极限电流将减小，由于发送器是功耗的主要部分，因而限制了芯片的温升，器件的所有其他部分将继续工作。PCA82C250采用双绞线差分驱动，有助于抑制汽车等恶劣电气环境下的瞬变干扰。
引脚8(Rs)用于选定PCA82C250的工作模式。有3种不同的工作模式可供选择：高速、斜率控制和待机，如表3-2所列。
表3-2 引脚Rs用法 Rs提供条件 VRs>0.75Vcc 10μA Rs上的电压或电流 |IRs|<10μA 0.3Vcc 对于较低速度或较短的总线长度，可使用非屏蔽双绞线或平行线作总线。为降低射频干扰，应限制上升和下降的斜率。上升和下降的斜率可以通过由引脚8至地连接的电阻进行控制，斜率正比于引脚8上的电流输出。 如果引脚8接高电平，则电路进入低电平待机模式。在这种模式下，发送器被关闭，接收器转至低电流。如果检测到显性位，RXD将转至低电平。微控制器应 17 天津工业大学2011届本科生毕业设计（论文） 通过引脚8将驱动器变为正常工作状态来对这个条件作出响应。由于在待机模式下接收器是慢速的，因此将丢失第一个报文。 3.5本章小结 本章详细介绍了CAN总线控制系统整体框图以及最重要的组成部分总线控制SJA1000在总线系统中的位置和功能，并阐述了总线控制器SJA1000和收发器PCA82C250的结构、特点及工作原理。并对它们在CAN总线控制系统中的应用进行了叙述，对本设计中控制器和收发器的合理选择进行了分析。 18 天津工业大学2011届本科生毕业设计（论文） 第四章 CAN总线网络硬件设计 本章分别对系统各个功能模块的硬件电路进行了详细描述，并且提出了系统硬件抗干扰措施。 4.1 整体方案确定 CAN 总线得到了 Intel、Infineon、Motorola、Philips 等众多大公司的支持，提供了许多可以实现 CAN 总线协议的芯片。CAN 控制器是节点实现 CAN 总线通信的关键器件，它具有完成高性能通信协议所要求的全部特性，可以完成物理层和数据链路层的所有功能。目前 CAN 控制器芯片有独立的，也有集成在微处理器里面的。 CAN 总线应用模块在搭建上一般有两种方案： (1) 微控制器+CAN 控制器+CAN 收发器。 (2) 集成 CAN 控制器的微控制器+ CAN 收发器 第一种方案优点是可以与多种类型的单片机、微型计算机的各类标准总线进行接口组合，这种设计比较灵活，成本较低，缺点是电路设计稍微复杂。 第二种方案优点是电路设计简化和紧凑，缺点是成本高。 本课题，采用第一种方案。CAN 总线节点主要由微处理器 ATMega128+独立的 CAN 控制器 SJA1000+CAN 收发器 PCA82C250 构成。考虑到汽车环境的恶劣性，因此，节点硬件部分除了能正常实现 CAN 通信功能外，还应该具有较强的抗干扰能力。 4.2 CPU控制电路 本系统采用ATmega128作为控制处理器, ATmega128是一款高性能、低功耗的 AVR 8 位微处理器，系统CPU电路图如图4-1所示。 本系统使用的CPU的内核具有以下特点[20]： ? ? ? ? ? ? ? ? 先进的 RISC 结构； 133 条指令 – 大多数可以在一个时钟周期内完成； 32×8 通用工作寄存器 + 外设控制寄存器； 全静态工作； 工作于16 MHz 时性能高达16 MIPS； 只需两个时钟周期的硬件乘法器； 非易失性的程序和数据存储器； 128K 字节的系统内可编程Flash，寿命： 10,000 次写/ 擦除周期； 19