发布时间 : 星期一 文章哈工大微电子IC思考题、作业、提问总结1更新完毕开始阅读
埋层作用：①埋层的存在加大了寄生PNP晶体管的基区宽度，基区直到埋层的下边界，基区宽度增加意味着复合损失的电子数目增加，减小了寄生PNP晶体管效应。②由于埋层的上半区域中，掺杂浓度的梯度从中央部分到上边缘处逐渐减小，这对于电子的作用效果与电子运动情况相反，阻碍电子运动，因而形成了寄生PNP晶体管基区减速场，减小了寄生PNP晶体管效应。③有掺杂的埋层置于C极与B极下部，减小了集电极串联电阻。
2-1-2.画出单基极条形双硼扩散结构的超增益NPN晶体管的平面图（版图）和剖面图，
并说明版图设计以及应用的注意事项。 答：
注意事项：①采用圆形发射区，周界短,受表面态影响小；②应用时BC结偏置限制在0V左右，以减小基区宽度调制效应的影响。【如果BC结偏置较大，当Vce增加时，集电结反偏增大；xmc增大，有效基区宽度减小，致使基区少子浓度梯度增加，电流增加；基区内复合减少，β*增大，所以随着Vce增大曲线分散（β增大）。原始Wb越小，Δxmc引起的相对变化ΔWb/Wb越大，曲线分散程度越厉害。如下图。】
2-2思考题
2-2-1.设n+埋层对横向PNP管有什么好处？
答：1，使寄生PNP管的基区宽度增大了；2，减小了寄生PNP管的基区电阻，使其
注入效率降低；3，埋层N+-BL上扩散形成了对空穴的减速场。综上所述，埋层工艺使寄生PNP管的βF下降，减小了纵向寄生PNP管的影响。减小了横向PNP管基区电阻减小。
2-2-2.可控增益横向PNP管的原理是什么？
答：可控增益横向PNP管是多集电极结构的应用。它的一部分C极与B极短接，即
有电流ICO从集电区流向基区，电流放大系数β=IC/IB=IC/(IBO+ICO)≈IC/ICO=AC/ACO（即独立的C极和与B极短接的部分C极对应的有效发射区面积之比）。若这种可控增益横向PNP管出现小误差，可以用经验补偿。 2-2-3.横向PNP管的发射区为何选用较小的面积？
答：横向PNP管是横向工作模式，只有从发射区侧面注入的载流子才对横向PNP
管的增益有效，而发射区底面注入的载流子则对寄生的纵向PNP管的β有贡献。为了提高横向注入的比例，要求侧面积增加，底面积减小，也就是使发射区的底面积与侧面积之比减小，从而使有效增益增加。 2-2-4.衬底PNP管为什么不能加n+埋层？
答：因为是衬底作为集电区，所以不存在有源寄生效应。而且衬底PNP是人有意
做出来的，应该从工艺上加强纵向PNP特性，N+埋层对纵向PNP管性能有削弱作用，故不能加N+埋层。但是可以加P+埋层，减小基区宽度，形成对空穴的加速场。
2-2-5.衬底PNP管的应用有什么局限性？
答：衬底PNP管的集电区是整个集成电路的公共衬底，直流接最负电位，交流是
接地的，所以使用范围很有限，只能用做集电极接最负电位的射极跟随器。 2-2-6.为什么衬底PNP管的基区表面要覆盖大面积的n+扩散？ 答：增大基区扩散面积是为了减小表面态的影响。
2-2 作业
2-2-1.画出横向PNP晶体管的平面图（版图）和剖面图，并详细说明埋层的作用。 答：
埋层作用：1，使寄生PNP管的基区宽度增大了；2，减小了寄生PNP管的基区
电阻，使其注入效率降低；3，埋层N+-BL上扩散形成了对空穴的减速场。综上所述，埋层工艺使寄生PNP管的βF下降，减小了纵向寄生PNP管的影响。
2-2-2.横向PNP晶体管在4种可能的偏置情况下，哪一种偏置会使寄生晶体管的影响最大（详细说明原因）？
答：寄生PNP管处于正向工作区时，对横向PNP管的电极产生分流影响；处于截止
状态时等效于电容。要想使寄生晶体管的影响最大，只需令两个寄生晶体管都处于正向工作区。因为处于正向工作区的两个寄生PNP管分别对横向PNP管的发射极和集电极产生分流影响，导致横向PNP管注入效率下降，严重影响了横向PNP管的电流增益。欲使两个寄生晶体管都处于正向工作区，只需令横向PNP管的BC结与BE结都处于正向偏置，即横向PNP管工作在饱和区。综上所述，当横向PNP管工作于饱和区时，寄生PNP晶体管对其影响最大。
2-3思考题
2-3-1. MOS晶体管沟道长度和宽度是如何定义的?
答：长度是指，与有源区重叠的多晶硅条的宽度；宽度是指，与多晶硅条重叠的有源区的宽度。
2-3-2. MOS晶体管尺寸如何确定？
答：器件尺寸主要是沟道长度L和沟道宽度W，其次是源漏区尺寸。
①通常根据电路特性需求确定MOS器件的沟道宽长比（W/L）。
②通常先确定沟道长度L，一是考虑源漏穿通电压的限制，二是考虑沟道长度调制效应的影响。
③确定沟道长度L后，根据W/L要求确定沟道宽度W。
④源极S和漏极D的有源区的图形、尺寸根据MOS管的沟道宽度W以及相关几何设计规则和布局布线需求确定。尽量减小源极S和漏极D的面积，有利于减小漏电、减小寄生电容，有利于提高速度和集成度。
⑤对于沟道长度L较大的MOS管，如果没有特殊需求通常根据有源区最小宽度规则先确定沟道宽度W，再根据W/L要求确定沟道长度L。
2-3-3. 寄生MOS晶体管如何形成的？它的危害是什么？如何消除？
答：形成：在MOS 集成电路中，当一条金属线或多晶硅线在场区上跨越两个相邻
同类型有源区时，就形成了场区寄生MOS 管（又称场开启MOS 管）。 危害：由于两个扩散区和金属线（或多晶硅线）上的电压是相互独立变化的，
当金属线（或多晶硅线）的电压使得其下部衬底反型形成沟道时，就会导致两个扩散区之间有电流流过，而使电路变坏或失效。
措施：①加厚场区氧化层厚度，并严格控制随后加工中的腐蚀量，但不能过
厚，以免影响后续的刻蚀质量和布线质量；②场区注入与衬底同型的杂质，提高衬底表面浓度，但不能过高，以免寄生电容过大和击穿电压过低；③控制有源区间距。
2-3-4. 闩锁效应是如何产生的？有何危害？如何抑制其发生？
答：产生条件：①外界触发使一个寄生晶体管的发射结正偏，并产生足够大的电
流使另一个寄生晶体管的发射结也正偏导通；②两个寄生晶体管的β乘积βNPN*βPNP>1，使触发后产生的电流得以倍增；③电源能提供足够大的电流，以维持闩锁，烧毁芯片。
危害：不仅会造成电路功能混乱，而且往往会引起电路损坏。 措施：在版图设计上，抗闩锁的措施主要有两种：
①加大MOS 管源、漏区与阱边界的距离，以降低寄生晶体管的β 值，使βNPN*βPNP<1；
②充分合理布置P 衬底与最低电位、N 阱与最高电位的接触，减小衬底和阱的等效电阻RS 和RW，在触发产生电流后不易形成使发射结正偏导通的电压。
在工艺上，抗闩锁的措施主要是：
在保证器件参数的前提下尽量提高衬底和阱的浓度，通常采用场区表面注入等措施。另外，还可采用P+/P 外延基片（在低阻衬底上生长薄的高阻外延层，在高阻外延层上制作电路。甚至在阱底采用与阱同类型的高掺杂埋层）或倒阱结构（高浓度区在阱底）等。 在应用上，抗闩锁的措施主要是：
一方面在芯片的电源与地之间应增设去耦电容，另一方面信号的电位不要超过电源电位。
2-3作业：
1.阐述CMOS集成电路闩锁效应的产生原因和抗闩锁措施。
答：产生条件：①外界触发使一个寄生晶体管的发射结正偏，并产生足够大的电
流使另一个寄生晶体管的发射结也正偏导通；②两个寄生晶体管的β乘积βNPN*βPNP>1，使触发后产生的电流得以倍增；③电源能提供足够大的电流，以维持闩锁，烧毁芯片。
措施：在版图设计上，抗闩锁的措施主要有两种：
①加大MOS 管源、漏区与阱边界的距离，以降低寄生晶体管的β 值，使βNPN*βPNP<1；
②充分合理布置P 衬底与最低电位、N 阱与最高电位的接触，减小衬 底和阱的等效电阻RS 和RW，在触发产生电流后不易形成使发射结正 偏导通的电压。
在工艺上，抗闩锁的措施主要是：
在保证器件参数的前提下尽量提高衬底和阱的浓度，通常采用场区表面注入等措施。另外，还可采用P+/P 外延基片（在低阻衬底上生长薄的高阻外延层，在高阻外延层上制作电路。甚至在阱底采用与阱同类型的高掺杂埋层）或倒阱结构（高浓度区在阱底）等。 在应用上，抗闩锁的措施主要是：
一方面在芯片的电源与地之间应增设去耦电容，另一方面信号的电位不要超 过电源电位。
2.说明消除寄生MOS管影响的措施。
答：提高场开启电压VTF：①加厚场区氧化层厚度，并严格控制随后加工中的腐蚀
量，但不能过厚，以免影响后续的刻蚀质量和布线质量；②场区注入与衬底同型的杂质，提高衬底表面浓度，但不能过高，以免寄生电容过大和击穿电压过低。
2.4思考题
1.集成电路中的一般二极管构成方式有哪些？各自有什么特点？ 答：BC短接：ts小，rd小，无寄生PNP,最常用。
CE短接：ts最大，作为电荷储存管。 BE短接：击穿电压高。
C极接地：Cp小，Vf大，电平位移用。 E极接地：ts长，击穿电压高。