发布时间 : 星期三 文章数电电子钟课设报告更新完毕开始阅读
一、 概 述
本次课程设计旨在利用各种集成电路元件设计出一个能12小时的数字时钟，同时也要求能用电路对数字时钟进行校准。本报告将从数字钟的各个组成分块出发，对原理进行说明，并利用方针软件进行模拟以验证并调试设计。最终，本次课设将会进行数字钟的整体调试和验证，以确保准确性。
二、 设计任务及要求
1.1
设计任务
设计一个用数字显示“时”、“分”、“秒”的数字钟电路。
1.2 设计要求
（1）准确计时，用数字显示“时”、“分”、“秒”。 （2）小时的计时为12进1，分和秒的计时要求为60进制进位。（3）选做：校正时间、整点报时、定时闹钟控制。
三、 电路设计
3.1设计原理与方案
3.1.1 设计电路原理框图
时显示器 分显示器 秒显示器 时计数器 分计数器 秒计数器
校时电路 振荡器 分频器
主体电路 第 1 页 共 13 页
3.1.2设计原理方案构思
系统的原理框图如上，该数字时钟的时钟脉冲由振荡器和分频器产生，首先由振荡器产生持续不断的脉冲，再由分频器将振荡器产生的脉冲变为标准的秒脉冲并送往秒计数器。秒计数器产生60秒进1的脉冲送往分计数器。分计数器再产生60分进1的脉冲送往时计数器，时计数器为12翻1。同时各计数器模块将与带译码器的显示器相连。实现数字时钟的功能。校时电路则同构将分频器产生的秒脉冲分别送往小时与分计数器实现快速校时功能。
3.2单元电路的设计
3.2.1 振荡电路的设计
震荡电路使用555定时器实现，使其发出1kHz的信号，经三个十分频器后就可以产生标准秒脉冲，同时，对于555定时器，若要使它发出1 kHz的信号，即周期为1ms。 由公式 ??0=(R
1.43
1+2R2)C
确定两个电阻的阻值，若令C=10nF 可得出 R1=28.86kΩ R2=57.72kΩ 在输出端接上一个电阻保护电路，就可以得到一个输出为1 kHz信号的振荡器。
. . .
3.2.2 分频电路的设计
在该电路中分频器的功能主要有两个：（1）将振荡器所发出的1kHz信号变为标准的秒脉冲信号。（2）
是为校时电路和扩展电路提供标准脉冲。本次电路中使用74ls90来实现分频功能。
74ls90是二——五——十进制计数器，可以组成二、五、十分频电路。用74ls90组成的十分频电路如下，振荡器的输出信号经过一个74ls90构成的十分频电路后频率变为100Hz，将三个74ls90构成的十分频电路串联，就可以得到1Hz的标准秒脉冲信号。该信号将作为秒计数器的时钟脉冲。 74ls90的详细介绍
74ls90有两个适中输入端INA和INB。其中，INA和QA组成一位二进制计数器，INB和QAQBQC组成5进制计数器；将INB和QA串联，时钟脉冲从INA进入，则构成了8421BCD码十进制计数器。74ls90有两个清零端R01R02，两个置9端R91R92。计数时序如下表。
CK 0 1 2 3 4 5 6 7 8 9 QD 0 0 0 0 0 0 0 0 1 1 QC 0 0 0 0 1 1 1 1 0 0 QB 0 0 1 1 0 0 1 1 0 0 QA 0 1 0 1 0 1 0 1 0 1 74ls90十进制计数时序
. . .
由74ls90构成的十分频电路
由74ls90构成的一千分频电路
3.2.3计数电路的设计
计数电路由两个60进制计数器与一个12翻1计数器组成，本计数器采用的是反馈清零法，计数器在正常工作时，清零端送入的是无效电平，当计到某一数时，向清零端送入有效电平，计数器清零并重新计数，同时该电平的跳变又作为下一个计数器的时钟脉冲。 下面分别介绍60进制计数器和12翻1计数器 （1） 60进制计数器
. . .