发布时间 : 星期一 文章《数字电路逻辑设计》期末考试题2更新完毕开始阅读
《数字电路逻辑设计》期末考试题B
班级： 学号： 姓名： 成绩： 一、 填空题：（每小题2分，共30分）
1、常用 和 的乘积表示存储器的存储容量。
输出端有有效电平。
15、四选一数据选择器，AB为地址信号，D0=D3=1， D1=C， D2=C，当AB=00时，输出 F= ，当AB=10时，输出F= 。
二、 选择题：（每小题3分，共30元）
1、半导体存储器按功能分为两大类，即（ ）。
A、ROM和PROM B、RAM和ROM 2、动态RAM由于漏电流的存在，电容上存储的信息 长期保存，因此必须定期进行 C、RAM和E2PROM D、ROM和EPROM 操作。
3、时序逻辑电路在结构上一定包含 ，而且它的输出还必须 到输入端，与 一起决定电路的输出状态。
4、若存储器有8根地址线和8根数据线，则存储容量为 。
5、触发器有 个稳态，它可记录 位二进制码，存储6位二进制信息需要 个触发器。
6、对于T触发器，若现态Qn
=0，欲使次态Qn+1
=1，输入T= ，若现态Qn
=1，欲
使次态Q
n+1
=1，输入T= 。对于D触发器，欲使Qn+1
=Qn
，输入D= 。
7、摸（16）10二进制码加法计数器的初始状态Q4Q3Q2Q1=0101，经18个时钟脉冲作用后，它的状态Q4Q3Q2Q1= 。 8、如右图所示电路是 步 摸数 ， 法 计数器。
9、数据选择器又称 ，
它是一种 输入， 输出的逻辑构件。控制信号端实现对 的选择。
10、TTL逻辑门的主要外部特性参数有 电平， 电平， 系数， 系数， 时延， 功耗等。
11、一个门电路允许的输入端数目，称为该门电路 系数，一般门电路的此系数数值为 ，最多不超过 。
12、TTL电路输入端相当于接 电平。在使用TTL与非门时，为避免多余输入端的干扰，一般将多余输入端接 ，或 。
13、由于二极管具有 特性，因此可作为开关元件使用。数字电路中的三极管一般工作于 区和 区，而 区只是一种过渡状态。 14、n个输入端的二进制译码器，共有 个输出端，对于每一组输入代码，有 个
2、RAM中的内容，当电源掉电后又接通，存储器中的内容：（ ）。
A、全部改变 B、保持不变 C、不确定 D、全部为1
3、下列电路中，不是时序电路的是（ ）。 A、寄存器 B、译码器 C、计数器 D、触发器
4、一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1KHZ，经过（ ）可转换为4位并行数据输出。
A、4?s B、8?s C、4ms D、8ms 5、EPROM的与阵列是（ ）。
A、非全译码可编程阵列 B、非全译码不可编程阵列 C、全译码可编程阵列 D、全译码不可编程阵列
6、若输入变量A. B全为1，输出F=1，则其输出与输入关系是（ ）。
A、异或 B、同或 C、或非 D、与
7、四位比较器（74LS85）的三个输出信号A>B，A=B，A A、高 B、低 C、高阻 D、任意 8、n级反馈移位寄存器的状态数为（ ）。 A、n B、2n C、2n D、2n-1 9、如右图电路，若输入CP脉冲的频 率为20KHZ，则输出z的频率为（ ）。 A、20 KHZ B、10 KHZ C、5 KHZ D、40 KHZ 10、JK触发器在cp脉冲作用下欲使 Qn?1?Qn，则输入信号应为（ ）。 A、J=K=1 B、J=Q K=Q C、J=Q K=Q D、J=Q K=1 三、 作图题： 1、 利用级联输入端，将两片4位数字比较器扩展为8位数值比较器，画出逻辑图。（6分） 1 2、 维持 阻塞D触发器的输入波形如右图， 设初态Q=0，试画出输出端的工作波形。（6分） 四、 设计题： 1、 试用3—8线译码器和少量门器件实现1位全加器的逻辑电路。（10分） 2、 用D触发器实现一个摸数为5的同步计数器，要求编码为000、011、110、100、000， 并判断能否自启动，画出逻辑电路图。（10分） 五、 计算分析题： 已知某与非门的电压传输特性，输入特性，输出特性分别如图（a），（b），（c），（d），求出 它的下列参数：输出高电平VOH、，输出低电平VOL，输入短路电流IIS，高电平输入电流IIH，关门电平VOFF，开门电平VON，最大拉电流IOH，最大灌电流IOL。（8分） 2