发布时间 : 星期日 文章计算机组成原理实验讲义 - 图文更新完毕开始阅读
已在印制板上连接好以外，其余的控制信号在数据通路的下方都有插孔引出，实验时只要将它们和控制器产生的对应信号正确连接即可。实验中提供的电路图上，凡引出、引入线端带有短粗黑标记的信号，都是需要用户自己连接的信号。
1.6 控制器
控制器位于本实验系统的中上部，产生数据通路操作所需的控制信号。出厂时，提供了一个微程序控制器，使用户能够进行基本的计算机组成原理实验。在进行硬联线控制器实验，流水微程序控制器实验和流水硬联线控制器实验等课程设计时，用户可设计自己的控制器，部分或者全部代替出厂时提供的控制器。图5是控制器的框图。
1．控制存储器
控制存储器由5片28C64（U8，U9，U10，U11，U12）组成。28C64是电擦除的可编程ROM，存储容量为8K字节，本实验系统仅使用了64字节。微指令格式采用全水平型，微指令字长35位。其中顺序控制部分10位：后继微地址μA0－μA5，判别标志P0，P1，P2，P3；操作控制字段25位，全部采用直接表示法，用于控制数据通路的操作。
图5 控制器框图
标志位P3和控制台开关SWB、SWA结合在一起确定微程序的分支，完成不同的控制台操作。标志位P2与指令操作码（IR的高4位IR4，IR5，IR6，IR7）结合确定微程序的分支，转向各种指令的不同微程序流程。标志位P1标志一条指令的结束，与中断请求信号INTQ结合，实现对程序的中断处理。标志位P0与进位标志C结合确定微程序的分支，实现条件转移指令。
操作控制字段25位，全部采用直接表示法，控制数据通路的操作。在设计过程中，根据微程序流程图对控制信号进行了适当的综合与归并，把某些在微程序流程图中作用相同或者类似的信号归并为一个信号。下面列出微程序控制器提供的控制信号。信号名带后缀＃者
为低电平有效，否则为高电平有效。
INTS INTC LDIR（CER） LDPCLDR4） PC-ADD PC-INC M4 LDIAR 置中断允许标志INTE为1。 清除中断允许标志INTE。 为1时，允许对IR加载，此信号也可用于作为双端口存储器右端口选择CER。 为1时，允许对程序计数器PC加载，此信号也可用于作为R4的加载允许信号LDR4。 为1时，进行PC＋D操作。 为1时，进行PC＋1操作。 当M4＝1时，R4从数据总线DBUS接收数据；当M4＝0时，R4从指令寄存器IR接收数据。 为1时，允许对中断地址寄存器IAR加载。 LDAR1（LDAR2） 为1时，允许对地址寄存器AR1加载，此信号也可用于作为对地址寄存器AR2加载。 AR1-INC M3 LDER IAR-BUS＃ SW-BUS＃ RS-BUS＃ ALU-BUS CEL＃ LRW 为1时，允许进行AR1＋1操作。 当M3＝1时，AR2从数据总线DBUS接收数据；当M3＝0时，AR2从PC接收数据。 为1时，允许对暂存寄存器ER加载。 低有效，为0时将中断地址寄存器IAR送数据总线DBUS。 低有效，为0时将控制台开关SW7－SW0送数据总线DBUS。 低有效，为0时将寄存器堆RF的B端口送数据总线DBUS。 为1时，将ALU中的运算结果送数据总线DBUS。 低有效，为0时允许双端口存储器左端口进行读、写操作。 当LRW＝1且CEL＃＝0时，双端口存储器左端口进行读操作；当LRW＝0且CEL＃＝0时，双端口存储器左端口进行写操作。 为1时，允许对寄存器堆RF进行写操作。 WRD LDDR1（LDDR2） 为1时允许对操作数寄存器DR1加载。此信号也可用于作为对操作数寄存器DR2加载。 M1（M2） 当M1＝1时，操作数寄存器DR1从数据总线DBUS接受数据；当M1＝0时，操作数寄存器DR1从寄存器堆RF接收数据。此信号也可用于作为操作数寄存器DR2的数据来源选择信号。 选择运算器ALU的运算类型。 暂停微程序运行。 备用 S2，S1，S0 TJ NC0，NC1，NC2 NC3，NC4 上述控制信号连同时序电路提供的时序、控制信号位于控制器的下边。 2．微地址寄存器μAR
微地址寄存器μAR对控制存储器提供微程序地址。当CLR＃＝0时，将其复位到零，使微程序从000000B地址开始执行。在T1的上升沿将新的微程序地址μD0－μD5打入微地址寄存器μAR。控制台开关SWC直接连到5片28C64的地址A6，用于实现读寄存器操作KRR。
3．跳转开关JUMP
这是一组6个跳线开关（J1）。当用短路子将它们连通时，微地址寄存器μAR从本实验系统提供的微程序地址译码电路得到新的微程序地址μD0－μD5。当它们被断开时，用户提供自己的新微程序地址μD0－μD5。这样用户能够使用自己设计的微程序地址译码电路。
4．微程序地址译码电路DECORDER
微程序地址译码电路DECORDER产生后继微程序地址，它由2个74HC32（U2，U3）和2个74HC08（U4，U5）构成。微程序地址译码电路数据来源是：控制存储器产生的后继微程序地址μA0－μA5，控制存储器产生的标志位P0－P3，指令操作码IR4-IR7，进位标志C，中断请求标志INTQ，控制台方式标志位SWA，SWB。
1.7 控制台
控制台位于TEC-4计算机组成原理实验系统的下部，主要由若干指示灯和若干拨动开关组成，用于给数据通路置数、设置控制信号、显示各种数据使用。
1．SW7－SW0
数据开关，直接接到数据通路部分的数据总线DBUS上，用于向数据通路中的器件置数。开关拨到上面位置时输出1，拨到下面位置时输出0。SW7是最高位，SW0是最低位。
2．K15－K0
双位拨动开关。开关拨到上面位置时输出1，拨到下面位置时输出0。实验中用于模拟数据通路部分所需的电平控制信号。例如，将K0与LDDR1连接，则K0向上时，表示置LDDR1为1；K0向下时，表示置LDDR1为0。
3．数据指示灯D7－D0
8个红色发光二极管，用于显示数据总线DBUS或者指令寄存器IR的状态。D7是最高位，D0是最低位。双位开关IR/DBUS拨到IR位置时，显示指令寄存器IR的状态；双位开关IR/DBUS拨到DBUS位置时，显示数据总线DBUS状态。
4．地址指示灯A7－A0
8个绿色发光二极管，用于显示双端口存储器的地址寄存器内容。A7是最高位，A0是最低位。双端口存储器IDT7132有两个地址端口，地址寄存器AR1提供左端口地址A7L－A0L，地址寄存器AR2提供右端口地址A7R－A0R。当双位开关AR2/AR1拨到AR1位置时，显示地址寄存器AR1的内容；当双位开关AR2/AR1拨到AR2位置时，显示地址寄存器AR2的内容。
5．微地址指示灯μ-A5－μ-A0
六个黄色发光二极管，用于显示控制存储器的地址μ-A5－μ-A0。μ-A5是最高位，μ-A0是最低位。
6．其他指示灯P3，P2，P1，P0，IE，C
六个黄色发光二极管用于显示P3，P2，P1，P0，IE，C的值。P3，P2，P1，P0是控存的微代码位，用于条件分支产生下一个微地址。C是加、减运算时产生的进位（借位）值。IE是中断允许标志。当IE＝1时，允许中断；当IE＝0时，禁止中断。
7．微动开关CLR＃，QD，INTR
这三个微动开关用于产生CLR＃，QD，INTR单脉冲。按一次按钮CLR＃，产生一个负的单脉冲CLR＃，对全机进行复位，使全机处于初始状态，微程序地址置为000000B。CLR＃到时序和控制器的连接已在印制板上实现，控制存储器和数据通路部分不使用复位信号CLR＃。按一次QD按钮，产生一个正的QD启动脉冲。QD和时序部分的连接已在印制板上实现。按一次INTR按钮，产生一个正的单脉冲，可用于作为中断请求信号。INTR到时序部分和微程序地址译码电路的连接已在印制板上实现。这三个单脉冲都有插孔对外输出，供用户设计自己的控制器和时序电路时使用。
8．单步、单拍、单指令开关DB，DP，DZ
DB（单步），DP（单拍），DZ（单指）是三种特殊的非连续工作方式。当DP＝1时，计算机处于单拍方式，按一次QD按钮，每次只执行一条微指令，发送一组时序信号T1，T2，T3，T4时序脉冲。当DZ＝1时，计算机处于单指方式。单指方式只对微程序控制器适用。在单指方式下，按一次QD按钮，计算机执行一条指令。当DB＝1时，机器处于单步方式。单步方式只对硬联线控制器适用。在单步方式下，按一次启动按钮QD，发送一组W1，W2，W3，W4时序脉冲。在使用硬联线控制器时，每条指令需要一组W1，W2，W3，W4时序脉冲，因此单步方式实际上是硬联线控制器下的单指方式。对DB，DP，DZ这三个双位开关，任何时刻都只允许一个开关置1，决不允许两个或三个开关同时置1。当DB＝0且DP＝0，DZ＝0时，机器处于连续工作方式。
9．控制台方式开关SWB，SWA
控制台方式开关SWB，SWA定义了TEC-4计算机组成原理实验系统的五种工作方式。在出厂时提供的标准控存中，五种工作方式定义如下：
SWC 0 0 0 0 1 SWB 0 0 1 1 0 SWA 0 1 0 1 0 工作方式 PR，启动程序 KRD，读双端口存储器 KWE，写双端口存储器 KLD，加载寄存器堆 KRR，读寄存器堆
在按CLR＃按钮复位后，根据SWC，SWB，SWA状态来选择工作方式。
PR是启动程序方式。在此方式下，首先在SW7－SW0指定启动地址，按启动按钮QD后，启动程序运行。
KRD是读双端口存储器方式。在此方式下，① 首先在SW7－SW0置好存储器地址；按QD按钮，则将此地址打入地址寄存器AR1，读出存储器内容到数据总线DBUS。② 按QD按钮，地址寄存器AR1加1，读出新地址存储器内容到DBUS，依次进行下去，直到按复位按钮CLR＃为止。