发布时间 : 星期四 文章微机原理与应用补充习题第2章更新完毕开始阅读
第2章 8086/8088处理器
一、填空题
1.设某一存储单元的物理地址为12345H，试完成下列不同的逻辑地址表示。 （1）1234H： （2） ：0345H
2.8086/8088CPU设有 个状态标志位， 个控制标志位。 3.当存储器的读写周期时间大约CPU所要求的时间时，为保证CPU与存储器的正确配合，要利用 信号，使CPU插入一个或多个 状态。
4.INTEL8086系统中，存储器的物理地址= + 。 5.8086CPU的内部分为两个部分： 和 。 6.8086微处理器具有4个段寄存器，分别是： 、 、 、 。 7.若8086CPU的引脚引脚MN/MX接+5V，则当执行OUT执行时，其引脚信号M/IO= ，RD= ，WR= （填写高、低电平）。
8.任何一个逻辑地址由段基址和偏移地址两部分组成，堆栈操作时，段基址由 提供，偏移地址由 提供。
9.8086工作在最小模式下，CPU完成存储器读操作，信号M/IO= ，。 RD= ，WR= ，DT/R= （填写高、低电平）10.对于8086CPU，若BHE=0，A0=1，则CPU在使用数据总线的 ；若BHE=1，A0=0，则CPU在使用数据总线的 ；若BHE=0，A0=1，则CPU在使用数据总线的 。
二、选择题
1.8086工作在最小模式下，当M/IO=0，RD=0，WR=1时，CPU完成的操作是 。
A.存储器读
B.IO读
C.存储器写
D.IO写
1
2.8086CPU用于中断请求输入的引脚信号是 。 A.INTR和NMI C.INTR和INTA
B.INT和NMI D. INT1和INT0
3.8086CPU在响应玩不HOLD请求后将 。 A.转入特殊中断服务程序 B.进入等待周期 C.只接收外部数据
D.所有三态引脚处于高阻，CPU放弃对总线控制
4.8086在执行IN AL,32H指令时，M/IO和DT/R的状态为 。 A.1，0
B.1，1
C.0，0
D.0，1
5.8086CPU将内存分为若干个逻辑段，每个段的容量为 。 A.等于64K
B.小于64K
C.大于等于64K0 D.小于等于64K
6.8086/8088加电复位后，执行第一条指令的地址是 。 A.0FFFFH
B.FFFF0H
C.0000H
D.0240H
7.段地址为3900H，偏移地址为5200H，则物理地址为 。 A.8B00H 三、判断题
1.8086CPU逻辑段允许段的重叠和交叉。 。
2.88086系统中，在对存储器进行写访问时，地址线有效和数据线有效的时间关系应该是数据线较先有效。 。
3.8086的标志寄存器是16位的，每一位都有定义。 。 4.8086取指令和执行指令可以重叠操作。 。 5. 8086CPU的复位启动地址为0FFFFH。 。 四、简答题
1.8086CPU由哪两个部分组成，它们的主要功能是什么？ 2.8086CPU内部有哪些寄存器？复位值是多少？
B.3E200H
C.44200H
D.55900H
2
第2章 8086/8088处理器-解答
一、填空题
1.设某一存储单元的物理地址为12345H，试完成下列不同的逻辑地址表示。 （1）1234H：0005H （2）1200H：0345H
2.8086/8088CPU设有6个状态标志位，3个控制标志位。
3.当存储器的读写周期时间大约CPU所要求的时间时，为保证CPU与存储器的正确配合，要利用READY信号，使CPU插入一个或多个TW状态。
4.INTEL8086系统中，存储器的物理地址=段寄存器内容*16+偏移地址。 5.8086CPU的内部分为两个部分：执行单元（EU）和总线接口单元（BIU）。 6.8086微处理器具有4个段寄存器，分别是：CS、DS、ES、SS 7.若8086CPU的引脚引脚MN/MX接+5V，则当执行OUT执行时，其引脚信号M/IO=低电平，RD=高电平，WR=低电平（填写高、低电平）。
8.任何一个逻辑地址由段基址和偏移地址两部分组成，堆栈操作时，段基址由SS提供，偏移地址由SP提供。
9.8086工作在最小模式下，CPU完成存储器读操作，信号M/IO=高电平，。 RD=低电平，WR=高电平，DT/R=低电平（填写高、低电平）10.对于8086CPU，若BHE=0，A0=1，则CPU在使用数据总线的高8位；若BHE=1，A0=0，则CPU在使用数据总线的低8位；若BHE=0，A0=1，则CPU在使用数据总线的16位。
二、选择题
1.8086工作在最小模式下，当M/IO=0，RD=0，WR=1时，CPU完成的操作是： B 。
A.存储器读
B.IO读
C.存储器写
D.IO写
2.8086CPU用于中断请求输入的引脚信号是 A 。
3
A.INTR和NMI C.INTR和INTA
B.INT和NMI D. INT1和INT0
3.8086CPU在响应玩不HOLD请求后将 D 。 A.转入特殊中断服务程序 B.进入等待周期 C.只接收外部数据
D.所有三态引脚处于高阻，CPU放弃对总线控制
M/IO和DT/R的状态为 D 。4.8086在执行IN AL,32H指令时，
A.1，0 B.1，1 C.0，0 D.0，1
5.8086CPU将内存分为若干个逻辑段，每个段的容量为 D 。 A.等于64K
B.小于64K
C.大于等于64K0 D.小于等于64K
6.8086/8088加电复位后，执行第一条指令的地址是 B 。 A.0FFFFH
B.FFFF0H
C.0000H
D.0240H
7.段地址为3900H，偏移地址为5200H，则物理地址为 B 。 A.8B00H 三、判断题
1.8086CPU逻辑段允许段的重叠和交叉。 对 。
2.88086系统中，在对存储器进行写访问时，地址线有效和数据线有效的时间关系应该是数据线较先有效。 错 。
3.8086的标志寄存器是16位的，每一位都有定义。 错 。 4.8086取指令和执行指令可以重叠操作。 对 。 5. 8086CPU的复位启动地址为0FFFFH。 错 。 四、简答题
1.8086CPU由哪两个部分组成，它们的主要功能是什么？ 答：
8086CPUCPU由执行单元EU和总线接口单元BIU组成。EU和BIU两部分
B.3E200H
C.44200H
D.55900H
4