发布时间 : 星期五 文章计算机组成原理复习资料+试题更新完毕开始阅读
A．576 B．72 C．24 D．16 E．2 F．1 23．数的机器码表示中，（ D ）的零的表示形式是唯一的。
A. 原码 B. 反码 C. 补码和原码 D. 补码和移码 24. 微程序控制器中，每一条机器指令通常需（ B ）。
A. 一条微指令来解释执行 B. 一段微指令编写的微程序来解释执行
C. 一条毫微指令来直接解释执行 D. 一段毫微指令编写的毫微程序来直接解释执行 25．微程序控制器中，机器指令与微指令的关系是（ B ）。
A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成
26. 某机采用二级流水线组织，第一级为取指令、译码，需要200ns完成操作；第二级为执行周
期，一部分指令能在180ns内完成，另一些指令要360ns才能完成，机器周期应选（ D ）。 A．180ns B．190ns C．200ns D．360ns
27． 在CPU中用于记录运算结果状态的寄存器称为（ D ）。
A．主存地址寄存器 B. 程序计数器 C. 指令寄存器 D. 标志寄存器 28.下面三种语言中，（4）既是符号化语言，又是面向机器的语言。( A )
A．机器语言 B．汇编语言 C．高级语言
.
29．在定点二进制运算器中，减法运算一般通过（ D ）来实现。 A. 原码运算的二进制减法器 B. 补码运算的二进制减法器 C. 原码运算的十进制加法器 D. 补码运算的二进制加法器 30.下列有关RAM和ROM得叙述中正确的是( A )。
①RAM是易失性存储器，ROM是非易失性存储器 ②RAM和ROM都是采用随机存取方式进行信息访问 ③RAM和ROM都可用做Cache ④RAM和ROM都需要进行刷新 A. 仅①和② B. 仅②和③ C. 仅①，②， ③ D. 仅②， ③，④
31．按冯·诺依曼计算机体系结构的基本思想设计的计算机硬件系统包括（ B ）。 A．微程序控制器、存储器、显示器、键盘 B．运算器、控制器、存储器、输入设备、输出设备 C．总线、CPU、磁盘、显示器、打印机
D．运算器、主存、缓冲存储器、虚拟存储器、控制器 32．计算机系统的层次结构从内到外依次为（ A ） A．硬件系统、系统软件、应用软件 B．系统软件、硬件系统、应用软件 C．系统软件、应用软件、硬件系统
D．应用软件、硬件系统、系统软件
33．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（ C ）。 A. 11001011 B. 11010110 C. 11000011 D. 11011001 34.主存贮器和CPU之间增加cache的目的是 （ A ）。
A. 提高CPU访问存储器系统的整体速度 B. 扩大主存贮器容量
C. 增加CPU中通用寄存器的数量 D. 加快CPU访问外存的速度 35.某机器字长16位，主存按字节编制，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是( C )。
A．2006H B．2007H
C．2008H
D．2009H
36.主存贮器和CPU之间增加cache的目的是（ A ）。
A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存贮器容量
C. 扩大CPU中通用寄存器的数量
D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 37．计算机系统中的机器指令指的是（ A ） A．用二进制代码表示的指令 B．用助记符表示的指令 C．用数学符号表示的指令 D．放在控制存储器中的微指令
38．八位二进制补码数的表示范围为（ C ）。
A. 0～+128 B. 0～+255 C. –128～+127 D. –255～+255
39．相联存储器采用按（ B ）访问方式，因而速度比普通存储器快。
A． 地址 B. 内容 C. 实地址 D. 虚地址
40. 二个补码数相加、减，可能产生溢出的情况是（ D ）
A．二个数同号 B. 二个数异号
C.相加数异号，相减数同号 D. 相加数同号，相减数异号 42．八位二进制移码数的表示范围为（ C ）。
A. 0~+128 B. 0~+255 C. –128~+127 D. –255~+255 43. 计算机中采用二进制表示数据，下面哪一种原因是错误的：( A )。
A．二进制数的表示精度高 B．二进制数运算规则简单 C．二值状态的电子器件易实现 D．具有逻辑特性，可以进行逻辑运算
三．填空题
1．按实现方式，控制器分为微程序控制器和 硬布线 控制器，后者的执行速度比前者 快 ；RISC系统多采用 硬布线 控制器。 2．存储的信息在加电时不会丢失，断电后会丢失的既能读又能写的半导体器件称 SRAM ， 而加电时需刷新的半导体器件器件称 DRAM ， 前者与后者相比，速度 快 。
3．取指周期中从内存读出的信息流为 指令 ，执行周期中从内存读出的信息流为 数据 。 4．主存与cache的地址映射有_ 直接映射__、 __全相联映射__、 _组相联___三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。
5．一个机器字长为16位，阶码8位，其中一位符号位，尾数8位，其中一位符号位，阶码和
－
尾数均用补码表示，它能表示的规格化最大数为 （1－27）× 2127 ，最小数为 －1× 2127 , －－－－－
最接近0的正数为 21× 2128 ，最接近0的负数为 －（21＋ 27 ）×2128 。 6．在控制器中，专用寄存器PC用于指出 下条指令地址 ，IR用于存放 当前执行指令的代码 ；在微程序控制器中，指令译码器的功能是 形成解释当前执行的机器指令的微程序入口地址 。
7．在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称 微指令 ，执行一条指令实际上就是执行一段存放在 控存 中的微程序。
8．在浮点数表示中， 尾数等于0 和 下溢（阶码负溢出） 被称为机器零。。 9． 16位的整数补码可表示的十进制数据范围为 －215 ～ 215－1 。
10. 一个机器字长为16位，阶码8位，含一位阶符，尾数8位，含一位数符，阶码和尾数均用补码表示，它能表示绝对值最大的规格化数的十进制真值为 1× 2127 ，绝对值的最小
－－
的规格化数的十进制真值为 21× 2128 。 11．浮点加法运算步骤的第一步应是 对阶 。
12. 完全水平型微指令，控制字段为16位，则一条微指令最多可同时启动 16 个微操作；完全垂直型微指令，定义15种微操作，则微操作码字段最少需要 4 位。
13．CPU从_ 内存___取出一条指令并执行这条指令的时间总和称为_指令周期___。
14．运算器主要由通用寄存器、ALU、标志寄存器、 数据寄存器（暂存器） 、 AR 等部件组成。 15．字符码1001011产生的奇校验位的值为 1 。
17．在组合逻辑控制器中，从逻辑函数的角度来看， 控制信号（微操作控制信号） 是多种输入信号的函数。
18．浮点数算术加减运算过程中，每次阶码运算后都应该 进行尾数相加减 。
19．某机字长16 位，CPU地址总线20位，数据总线16位，存储器按字编址。若该机主存采用16K×8位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需 128 个芯片。若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为 15.625微秒 。
20．微程序控制器主要由微地址形成电路、控存 微地址寄存器 、 微指令寄存器 等部件组成。
21．微机A、B是采用不同主频的CPU芯片，片内逻辑电 路完全相同，若A机的CPU主频为8MHz，B机为12MHz。A机的平均指令执行速度为0.4MIPS, 那么A机的CPU主频周期为
0.125 μs, A机的平均指令周期为 2.5 μs, B机的平均指令执行速度为
0.6 MIPS。
22．SRAM的存储单元是用 双稳态触发器 器件来存储信息的， 而DRAM则是用 MOS 管上的极间电容 器件来存储信息的，前者比后者速度 快 。
23．在原码除法的加减交替算法中，若本次余数为负，商上 0 ，求下一位商的办法是，余数先 左移一位 ，再 ＋| 除数Y | 来得到新的部分余数。为加快除法运算的速度，可以采用 阵列除法 器件。
25．微指令分为__水平____型微指令和__垂直____型微指令，前者并行操作能力强。
26．一个机器字长为16位，阶码8位，其中一位符号位，尾数8位，其中一位符号位，阶码和
－
尾数均用补码表示，它能表示的非规格化最大数为 （1－27）× 2127 ，最小数为 －1× 2127 ,－－－－
最接近0的正数为 27× 2128 ，最接近0的负数为 － 27 ×2128 。
四．计算填空题
1、 假设CPU总是从Cache取得数据，某程序在执行过程中访存5000次，其中有100次
访问Cache缺失（未命中），已知Cache的存储周期为10ns，主存的存储周期为60ns。Cache的命中率为（ ），Cache/主存系统的平均访问时间为（ ）ns，Cache/主存系统的效率为（ ）。
2、 设32位计算机的主存容量为2GB，存储器按字编址；Cache容量256KB，每块16B，
Cache按照4路组相联方式组织，则主存地址（ ）位；其中“标记”字段（ ）位，Cache组地址（ ）位，块内地址（ ）位；主存地址4567H映射到Cache的（ ）组。
3、 设某8位计算机指令格式如下： OP（4位） MOD（2位） RD（2位） ADDR/ DATA / DISP 其中，RD为目的寄存器号，MOD为寻址方式码字段，指令第二字为地址、数据或偏移量；源操作数由MOD字段和指令第二字共同确定。除了HALT指令为单字指令外，其他指令均为双字指令；各字段解释如表1。
表1 指令助记符 OP MOV ADD SUB AND 0000 0001 0010 0011 指令助记符 SBB JMP …… HALT OP 0100 1000 …… 1111 MOD 00 01 10 11 寻址方式 立即寻址 直接寻址 变址寻址（SI） 相对寻址 RD 00 01 10 11 寄存器 R0 R1 R2 R3 ①指令AND R2，[56H]的功能是将R2寄存器的内容与内存地址56H单元的内容，进行“逻辑与”操作，结果存入R2寄存器，则该指令机器码第一字节为（ ）H，第二字节为（）H。 ②内存地址的部分单元内容如表2，若（PC）＝12H，变址寄存器（SI）＝10H，则此时启动