发布时间 : 星期日 文章计算机组成原理复习题更新完毕开始阅读
的中断请求过程中，又有了中断源5、6的中断请求，在执行5的中断服务程序过程中，又有了3的请求，试画出CPU处理各中断请求的过程。
至CPU INTR1 ／INTR2 INTR3 ／／INTR4 ／INTR5 ／INTR6 ／& & & & & & & & & & & INTR1 INTR2 INTR3 INTR4 INTR5 INTR6 自设备
7. 下图给出一个中断控制逻辑线路。
至CPU INT1 INT2 INT3 INT4 INT5 INT6 & & & & & & & & & & IRQ1 Q D IRQ2 Q D IRQ3 Q D IRQ4 Q D IRQ5 Q D IRQ6 Q D CP 访I/O脉冲 CP CP CP CP CP & TD1 Q & TD2 Q & TD3 Q & TD4 Q & TD5 Q & TD6 Q IEN Q TM1 Q TM2 Q TM3 Q TM4 Q TM5 Q TM6
图中：TMi为第i级设备的屏蔽触发器，且TMi＝1 表示屏蔽。
TDi为第i级设备的完成（或就绪）触发器。且TDi＝1表示工作完成或就绪。 IRQi为第i级设备的中断请求触发器。
INTi为向CPU或中断向量地址编码电路传送的中断请求信号。 上述 i＝1，2，3，4，5，6
若在下面表中给出了各中断源（设备）的状态。
设备 状态 Done MASK
其中Done为设备完成触发器，为“1”表示工作完成或就绪。
MASK为设备屏蔽触发器，为“1”表示屏蔽。
试问哪些设备可能请求中断？CPU应首先响应哪个设备的中断请求？CPU响应后中断应设屏蔽，试问应屏蔽哪些设备，以实现多重中断的处理。
8. 某计算机采用单总线结构，下图为其存储系统中CPU与存储芯片之间的逻辑连接图。请
回答下列问题：
1）图中所示的各片RAM和ROM芯片的存储容量分别为多少字节？ 2） 该机的ROM和RAM区域的存储容量分别为多少字节？
3） 现要设计一个存储容量为1M×16b的新系统，要求新系统的ROM和RAM区的容量相同，存储区域的起始为ROM区，起始地址为00000H，RAM区紧接ROM区。新系统采用的存储芯片与图3中的存储芯片一致。请设计符合要求的存储器系统，画出CPU与存储芯片之间的逻辑连接图（除存储芯片须按规定外，其余逻辑电路可任意配置）。
A19 A18 P1 1 1 P2 1 0 P3 0 0 P4 0 0 P5 1 0 P6 0 1 译码器 Y3 Y2 Y1 Y0 MEMR ? A17～A0 CS A17 A0 D0 CS A17 A0 D0 CS A17 A0 D0 RAM R/W D7 R/W RAM D7 ROM RD D7 D7 D0 R/W 1 ?
9. 下图是一个典型的单总线结构CPU的框图。表2是某指令在图中所示的CPU上的操作
流程。
PC PCin IBUS PCout MARin MDRin MDRout Yin B +1 Zin DBUS Z Zout PSR R0in R0out R7in R7out IRin 控制信号 ．．．．．． 控制信号逻辑 指令译码器ID IR CU MAR Read MEM Y I/O A A+B A－B ALU Write MDR ．．．I/O 时序 部件 ABUS R0 ．．．R7 图4
表2
(1) (PC) → MAR，Read，PC → Y (2) (MDR) →IR，(Y)＋l → Z (3) (Z) → PC (4) (R0) → MAR，Read (5) (MDR) → Y (6) (R1) → MAR，Read (7) (Y) ＋(MDR)→ Z (8) (Z) → MDR ，Write
请回答下列问题：
1） 分析表2的指令操作流程，判断其执行的是下列哪条指令。设指令中逗号前为目的操作数为，逗号后为源操作数。
A. ADD R1，R0 B. ADD (R1)，R0 C. ADD R1，(R0) D. ADD (R1)，(R0)
2） 设该机参加运算的操作数均为补码表示。当寄存器R0中的内容为1000H、寄存器R1中的内容为2000H、地址为1000H的主存单元中的内容为B000H，地址为2000H的主存单元中的内容为A000H时，执行表2中的指令操作后，地址为1000H 和2000H的存储单元以及寄存器R0、R1中的内容各是多少（用十六进制表示）？
3）设图4的CPU换成了图5所示的双总线结构的CPU，图5中B总线和F总线之间可以采用总线联通器G进行信息传送，控制信号为Gon。ALU可以完成的功能为：
F＝A＋B，F＝A－B，F＝A＋1，F＝A－1。
请写出表2执行的指令在下图所示的双总线结构CPU中的指令操作流程及控制信号序列。
F 控制信号 ．．．．．． 控制信号逻辑 时序部件 F→IR F→PC F→R0 ID B IR PC R0 R1 R2 R3 PC→B R0→B R1→B R2→B R3→B MAR←F MAR ABUS MEM Read Write F→R1 F→R2 F→R3 DBUS F→MDR F→TEMP F→Y MDR TEMP Y A ALU B MDR→B TEMP→B A+B A－B A+1 A－1 F Gon
10. 某主存-Cache系统中的主存地址空间为1GB，按字节编址；数据Cache有256个Cache块，块的大小为1KB，标识Cache中的内容只包含标识和1位有效位。
1) 若此主存-Cache系统采用直接映像方式，计算系统中包括数据Cache和标识Cache
在内的总的Cache容量。
2) 若此主存-Cache系统采用4路组相联映像方式，写出主存和Cache的地址结构，标
明各部分的位数。
3) 若此主存-Cache系统采用4路组相联映像方式，主存地址为123ABCDFH的存储单
元有可能装入到Cache中哪几个地址对应的单元中？
11. 某计算机中断系统中有4个中断源P1、P2、P3、P4，下图是CPU某次运行时处理各中
断请求的过程，（图中1、2、3、4分别代表中断源P1、P2、P3、P4对应的中断服务程序）。
1） 请根据图中的中断处理过程判断各中断源的优先级顺序（用“P1→P2”表示P1的优先级高于P2）。
2） 若系统需要临时将中断处理优先顺序改为P1→P2→P3→P4，请参照表3的格式给出各中断服务程序应发出的中断屏蔽码，规定“1”表示屏蔽，“0” 表示不屏蔽。
用户程序 1 中断服务程序 2 3 4 P2,P3请求 P1请求 P2请求 P4请求 表3 中断服务程序 1 2 3 4 中断屏蔽位 P1 P2 P3 P4