发布时间 : 星期二 文章(完整版)基于单片机的电子音乐门铃的设计毕业设计论文更新完毕开始阅读
第2章 硬件电路设计
2.1 硬件最小系统设计 2.1.1 核心芯片AT89C51简介
该设计所用主要芯片是AT89C51，现对各组成部分的情况介绍如下：中央处理器，内部数据存储器，内部程序存储器，定时器，串行口，中断控制系统，以及时钟复位电路等等。
AT89C51芯片引脚图如图2-1所示，芯片引脚介绍：
P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPD（RXD）P3.0（TXD）P3.1（INTO）P3.2（INT1）P3.3（T0）P3.4（T1）P3.5（WR）P3.6（RD）P3.7XTAL2XTAL1VSS12345678910111213141516171819204039383736353433323130292827262524232221VCCP0.0（AD0）P0.1（AD1）P0.2（AD2））P0.3（AD3P0.4（AD4）P0.5（AD5）P0.6（AD6）P0.7（AD7）EA/VPPALE/PROGPSENP2.7（A15）P2.6（A14）P2.5（A13）P2.4（A12）P2.3（A11）P2.2（A10）P2.1（A9）P2.0（A8）
图2-1 AT89C51引脚图
AT89C51P0口：P0口是开漏双向口。可以写为1，使其状态为悬浮用作高阻输
入，P0也可以在访问外部程序存储器时作地址的低字节，在访问外部数据存储器时作数据总线。此时通过内部强上拉输出1。
P1口：P1口是带内部上拉的双向IO口，向P1口写入1时P1口被内部上拉为高电平，可用作输入口，当作为输入脚时被外部拉低的P1口会因为内部上拉而输出电流。
P1口第2功能：T2(P1.0)定时计数器2的外部计数输入时钟输出(见可编程输出)。T2EX(P1.1)定时计数器2重装载控制。
P2口：P2口是带内部上拉的双向IO口，向P2口写入1时P2口被内部上拉为高电平，可用作输入口，当作为输入脚时被外部拉低的P2口会因为内部上拉而输出电流(见DC电气特性)在访问外部程序存储器和外部数据时分别作为地址高位字节和16位地址(MOVX @DPTR)此时通过内部强上拉传送1，当使用8位寻址方式(MOV @Ri)访问外部数据存储器时，P2口发送P2特殊功能寄存器的内容。
P3口：P3口是带内部上拉的双向IO口，向P3口写入1时P3口被内部上拉为高电平，可用作输入口，当作为输入脚时被外部拉低的P3口会因为内部上拉而输出电流(见DC电气特性)P3口还具有以下特殊功能。 RXD(P3.0) 串行输入口 TXD(P3.1) 串行输出口 INT0(P3.2) 外部中断0 INT1(P3.3) 外部中断1 T0(P3.4) T1(P3.5) WR(P3.6) RD(P3.7)
定时器0外部输入 定时器1外部输入 外部数据存储器写信号 外部数据存储器读信号
ALE：地址锁存使能。在访问外部存储器时输出脉冲锁存地址的低字
节，在正常情况ALE输出信号恒定为16振荡频率并可用作外部时钟或定时，注意每次访问外部数据时一个ALE脉冲将被忽略ALE可以通过置位SFR的auxlilary0禁止置位后ALE只能在执行MOVX指令时被激活。 PSEN：程序存储使能。当执行外部程序存储器代码时，PSEN每个机器周期被激活两次，在访问外部数据存储器时PSEN无效访问内部程序存储器时PSEN无效。
EA：当此脚为低电平时，对ROM的操作限定在外部程序存储器，而它为高电平时，则对ROM的读操作是从内部程序存储器开始，并可延续至外部程序存储器。
XTAL1：晶体1反相振荡放大器输入和内部时钟发生电路输入。 XTAL2：晶体2反相振荡放大器输出1。
【】
2.1.2 复位电路的设计
复位是单片机的初始化操作，其主要功能是把PC初始化为0000H，使单片机从0000H单元开始执行程序。除了进入系统的正常初始化之外，当由于程序运行出错或操作错误使系统处于死锁状态时，为了摆脱困境，也需要按复位键以重新启动。
在振荡器工作时将RST脚保持至少两个机器周期高电平，12时钟模式为24个振荡器周期，6时钟模式为12振荡器周期，可实现复位。为了保证上电复位的可靠RST保持高电平的时间至少为振荡器启动时间通常为几个毫秒再加上两个机器周期复位后振荡器以12时钟模式运行当已通过并行编程器设置为6时钟模式时除外。
单片机在RESET为高电平控制下，程序计数器（PC）和特殊功能寄存器的复位如表2－1所示。单片机的复位并不影响芯片内部RAM状态，
只要RESET引脚保持高电平，单片机将循环复位。在复位有效期间内，ALE﹑PSEN将输出高电平1。
【】
表2-1 复位后寄存器状态
寄存器 PC ACC B PSW SP DPTR P0—P3 IP IE
复位状态 0000H 00H 00H 00H 07H 0000H 0FFH ××000000B 0×000000 寄存器 TMOD TCON TL0 TH0 TL1 TH1 SCON SBUF PCON 复位状态 00H 00H 00H 00H 00H 00H 00H 不定 0×××0000 本次设计复位电路，如图2-2所示。
VCCRESET20μFRES10kΩ图2-2 复位电路