发布时间 : 星期日 文章数字逻辑与数字系统应用案例、实例更新完毕开始阅读
E点逻辑输出波形
（4）数字钟
一、 实验目的
1、掌握数字电子钟的设计、组装与调试方法； 2、熟悉集成电路的使用方法。
3、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。
二、 任务和要求
1、设计一个有“时”、“分”、“秒”显示，且有校时功能的电子钟；
- 29 -
2、用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试； 3、画出框图和逻辑电路图，写出设计、实验总结报告；
4、选做：整点报时。在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz音频结束时刻为整点。
三、 实验方案
数字电子钟主要分为数码显示器、60进制和24进制计数器、频率振荡器和校时这几个部分。数字电子钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由两片74LS161计数器串联置数而成，而小时的24 进制可以采用 74LS161置数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由 555定时器来产生脉冲并分频为1HZ。主体思路示
如
图：
1
所
- 30 -
四、 设计电路
1、秒脉冲产生电路
振荡器由555定时器组成，构成1Khz的振荡器。图3-1-1中是由55定时器构成的1Khz的自激振荡器，其原理是： 0.7（2·R3+R4+R5）C4=1ms f=1/t=1Khz
图2 NE555构成1Khz的电路 图3 NE555构成的1Khz波形 2、分频器
- 31 -
由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。如图2所示。 3、计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。 (1)六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到 60秒时产生一个进位信号，所以，选用两片74LS161组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒/分”十位是六进制，“秒/分”个位是十进制，如图3所示。
CP RD 0 LD EP ET 工作状态 置零 ? ? - 32 -
? ?