发布时间 : 星期二 文章基于IEEE1801(UPF)标准的低功耗设计实现流程- 更新完毕开始阅读
图16: 芯片floorplan截图
3.2 用UPF对本芯片设计意图的描述
在UPF中，包含了所有对low-power设计意图的描述，比如：芯片中有哪些相对独立的电源模块；每个电源模块中用到哪些电源或地；如果有电源关断模块的话还要描述其关断的方式及控制；每一个电源的各种工作模式（工作电压或是否关断）；特殊单元的规划等。下面章节将根据本芯片中用到的low-power意图（如图15和图16所示）分别介绍如何用UPF描述这些意图。
3.2.1 UPF对Power Domain的描述
在UPF中，首先要对所有的Power domain进行定义。先设定顶层的power domain，然后描述PD_1和PD_2这两个power domain。如下所示：
# power domain definitions
create_power_domain PD_TOP –include_scope create_power_domain PD_1 –elements BLOCKA create_power_domain PD_2 –elements BLOCKB
3.2.2 UPF对Power Network的描述
然后根据电源分区拓扑图，要清晰地描述各个power domain里面的电源网络(Power Network)，如下所示，详细的定义了每个domain里面的电源线的名称以及和芯片原始电源输入端口的连接关系。 # supply nets definitions
create_supply_net VDD –domain PD_TOP create_supply_net VDD –domain PD_1 –reuse create_supply_net VDD_2 –domain PD_TOP create_supply_net VDD_2 –domain PD_1 –reuse create_supply_net VDD_2 –domain PD_2 –reuse create_supply_net VDD_1 –domain PD_1 create_supply_net VSS –domain PD_TOP create_supply_net VSS –domain PD_1 –reuse create_supply_net VSS –domain PD_2 –reuse #define the primary power/ground for power domains
set_domain_supply_net PD_TOP –primary_power_net VDD –primary_ground_net VSS set_domain_suupply_net PD_1 –primary_power_net VDD_1 –primary_ground_net VSS set_domain_supply_net PD_2 –primary_power_net VDD_2 –primary_ground_net VSS # power ports definitions
create_supply_port VDD –domain PD_TOP –direction in create_supply_port VDD_2 –domain PD_TOP –direction in
create_supply_port VSS –domain PD_TOP –direction in #connect the supply net to power port connect_supply_net VDD –ports VDD connect_supply_net VDD_2 –ports VDD_2 connect_supply_net VSS –ports VSS
3.2.3 UPF对Power Gating的描述
本设计中含有电源关断模块，需要在UPF中定义电源关断单元（Power Gating cell），描述该单元的电源输入输出，以及控制信号的连接。如下所示。
create_power_switch SW1 –domain PD_1 –output_supply_port {VDD_OUT VDD_1} \\ –input_supply_port {VDD_IN VDD} –control_port {PW_CTRL pd1_pw_en} –on_state \\ {PW_ON VDD_IN {PW_CTRL}} –ack_port {{PW_ACK pd1_pw_ack}
该条命令中VDD_1是VDD经过该单元后的电源名称，pd1_pw_en是控制信号，当该控制信号为高的时候，VDD_1接通VDD使电路处于开启状态。除了该控制信号，该单元还输出一个叫pd1_pw_ack的响应信号。
至于如何在物理上实现Power Gating cell的插入以及控制信号的连接，这个要在IC Compiler里面完成，后面的章节里面有详细的介绍。
3.2.4 UPF对Isolation的描述
因为芯片中有关断模块，从功能上为了处理模块关断后信号输出的稳定性，还需要增加关断电源模块处于关断时如何插入isolation单元的描述。如下所示，以PD_1的边界信号定义为例：
指定其所有输入信号都不插入isolation cell，输出信号默认插入箝位到0的isolation cell，对其中两个特殊信号插入箝位到1的isolation cell。并且定义了Isolation cell的控制信号，以及插入的位置是在PD_TOP domain。
set_isolation pd1_iso_in –domain PD_1 –no_isolation –applies_to inputs
set_isolation pd1_iso_low –domain PD_1 –isolation_power_net VDD –isolation_ground_net \\ VSS –clamp_value 0 –applies_to outputs
set_isolation_control pd1_iso_low –domain PD_1 –isolation_signal iso_en –isolation_sense high \\ –location parent
set_isolation pd1_iso_high –domain PD_1 –isolatioin_power_net VDD –isolation_ground_net \\
VSS –elements {BLOCKA/pin1 BLOCKA/pin2} –clamp_value 1
set_isolation_control pd1_iso_high –domain PD_1 –isolation_signal iso_en –isolation_sense \\ high –location parent
3.2.5 UPF对Power State的描述
在UPF里面，还有一个非常重要的部分，那就是描述电源状态表（Power State Table），简称PST，也就是说要描述各个电源有哪些工作模式。有了这个表格，工具就可以判断是否需要在各个电源模块之间插入特殊的单元。
本芯片共有三种工作模式，pst_pd1_ON是正常模式，三个domain都是1.2V供电；pst_pd1_OFF是掉电模式，PD_1掉电，其他两个domain是1.2V供电；pst_pd2_LOW是掉电降压模式，PD_1掉电，PD_2降压到0.8V供电，仅保持数据。
add_port_state VDD –state {NOR_VOL 1.2} add_port_state VDD_1 –state {NOR_VOL 1.2} add_port_state VDD_1 –state {OFF_VOL off} add_port_statte VDD_2 –state {NOR_VOL 1.2} add_port_state VDD_2 –state {LOW_VOL 0.8} create_ps top_pst –supplies [list VDD VDD_1 VDD_2]
add_pst_state pst_pd1_ON –pst top_pst –state {NOR_VOL NOR_VOL NOR_VOL} add_pst_state pst_pd1_OFF –pst top_pst –state {NOR_VOL OFF_VOL NOR_VOL} add_pst_state pst_pd2_LOW –pst top_pst –state {NOR_VOL OFF_VOL LOW_VOL} 完整的UPF请参考附件7.1。
3.3 UPF在Design Compiler中的应用
根据图14中的流程介绍，UPF准备好就可以进行综合和DFT的工作了。在这一步，Isolation cell、level shifters、Retention Registers等特殊单元都要正确的实现插入，而且也要插入clock gating来优化动态功耗以及用多个阈值电压的库来优化静态功耗。
如图17所示，在DC中，首先把所有不同阈值电压的标准单元库都设置到target_library以及link_library里面去，工具在综合优化的时候，就可以根据路径上timing的是否关键来尽量平衡标准单元速度与静态功耗的关系，关键路径上，尽量选择低阈值电压/速度快的单元，但在非关键路径上，就尽量选择高阈值电压/静态功耗小的单元。