发布时间 : 星期二 文章计算机组成原理同步练习册答案更新完毕开始阅读
5. 某4模块交叉存储器，每个模块的存储容量为128K×64位，存储周期为40ns。则存储器的总容量 512 K×64位 。连续启动存储模块的时间τ应为 10 ns。
6．某DRAM芯片，其存储容量为4M×8位，该芯片的地址线采用行、列地址复用，而且行、列地址位数相同，则该芯片的地址线和数据线数目分别是（ B ）条。
A．11，1 B．11，8 C．22，8 7．相联存储器是按（ C ）进行寻址的存储器。 A . 地址指定方式 B. 堆栈存取方式
C. 内容指定方式
8. 交叉存储器实质上是一种( 模块式 )存储器，它能（并行 ）执行多个独立的读写操作。
A. 模块式，并行 B. 模块式，串行 C. 整体式，并行
9. 活动头磁盘存储器的平均存取时间是指( D )。 A. 平均找道时间 B. 最小找道时间
C. 平均等待时间 D. 平均找道时间加上平均等待时间
10.某机字长为32位，主存容量为1MB，若按字编址，它的寻址范围是( C )。 供选择的答案：A. 0―1M B. 0―512KB C. 0―(256K-1) D. 0―256KB 11. 在Cache的地址映射中，若主存中的任何一块均可映射到Cache的任一行的位置上，则这种方法称为（ B ）。
A. 直接映射 B. 全相联映射 C. 组相联映射 三. 问答题
1．当前存储系统通常采用三级或三级以上的存储结构，试画出三级存储结构的框图，并说明每一级存储器的功能。
答：通常采用三级的存储结构如下图所示，各级存储器的功能如下：
1）. 高速缓冲存储器（Cache）
利用CPU运行程序的局部性原理，Cache存放最活跃的程序和数据；若使CPU访问存储器时在Cache访问到的概率高，则从CPU的角度看存储系统，看到的存储器是Cache的速度。 2）. 主存储器（M.S） 即是主要存储器（主存），存放计算机运行期间的大量程序和数据；既能为CPU直接访问，又能把最活跃的程序和数据存放到Cache中，供CPU使用。
3）. 辅助存储器
存放当前暂不参与运行的程序和数据，当CPU需要时，再与主存成批交换信息。
由磁盘存储器、光盘存储器和磁带存储器构成。
2．MOS动态存储器为什么要进行刷新？常用的刷新方式是哪三种？并加以说明？
答：由于ＭＯＳ动态存储元是以电荷形式存储信息的，栅极电容会缓慢泄放电荷，为维持所存信息，需定时补充电荷，这就是刷新。
常用的刷新方式有三种 ① 集中刷新方式：刷新操作集中进行。
优点：存储器系统的读写周期接近于存储器件的读写周期，速度快。 缺点：刷新期间不能进行读/写（死时间），增加存储管理困难。 ② 分散刷新方式：在每次读/写后都进行一行的刷新操作。 优点: 不存在死时间。
缺点: 刷新占时多，降低了存储系统的速度。 ③异步刷新方式：在行刷新的间隔时间里按序进行一行的刷新操作。 可安排在存储器不读不写时进行。 优点: 不存在死时间，刷新占时少。 缺点: 控制线路复杂。
3．解决主存与CPU速度不匹配的主要途径有哪些？试加以说明。 答：解决主存与CPU速度不匹配的的主要途径： ①在CPU内部设置多个通用寄存器； ②采用并行操作的存储器；
③在CPU和主存之间插入Cache； ④采用更高速的存储芯片。
由于通用寄存器的速度与CPU匹配，多个通用寄存器可以存放运算的中间结果，减少CPU访存次数；并行操作的存储器有双端口存储器、多模块交叉存储器等。它们能实现并行的操作，速度快。
高速缓冲存储器（Cache）是介于CPU与主存之间的用于存放当前最活跃的程序块和数据的高速、小容量的存储器。Cache是CPU运行程序的局部性原理，使CPU访问内存储器绝大多数都能在Cache访问到，大大提高访问内存的平均时间。
4．什么叫虚拟存储器？其基本特征是什么？
答：虚拟存储器是一个容量非常大的存储器的逻辑模型，借助于磁盘等辅存
来扩大主存容量，是指“主存－外存”的存储层次。
虚存空间大于实存空间是虚拟存储器的基本特征；虚存空间是由辅存支持的。
四. 计算题
1. 设存储器容量为64M字，字长为64位，模块数m＝8，分别用顺序和交叉方式进行组织。存储周期T＝48 ns，数据总数宽度为64位，总线传送周期τ=5 ns。求顺序存储器和交叉存储器的带宽各是多少MB/s ？ 解：
8个字的字节数：q＝(64/8)×8＝64 (B)
顺序存储器与交叉存储器读出8个字的时间分别是：
t1 ＝8T ＝ 8×48 ＝384×10-9 (s)
t 2 ＝T+(m-1)τ＝48+7×(48/8) ＝90×10-9 (s)
则顺序存储器带宽为
W1＝q / t1 ＝0.167×109 (B/s) = 167 (MB/s)
交叉存储器带宽为
W2＝q / t2 ＝0.711×109 (B/s) = 711 (MB/s)
2．某计算机系统的内存储器由Cache和主存构成，Cache的存储周期为5ns，主存的存取周期为30ns。已知在一段给定的时间内，CPU共访问内存6000次，其中300次访问主存。问：
①Cache的命中率H是多少?
②CPU访问内存的平均时间是多少ns（纳秒）?
③Cache-主存系统的效率是多少? 解：
① Cache的命中率：
H?NcNc?Nm?6000?3006000?0.95
② CPU访存的平均时间
Ta?H?Tc?(1?H)Tm?0.95?5?(1?0.95)?30?6.25?ns?
③ Cache -主存系统的效率
e?TcTa?100%?56.25?100%?80%
3．有一台磁盘机，其平均找道时间为10ms，平均等待时间为20ms，数据传输速率为2000B/ms，磁盘机上存放着100块数据，每块大小平均为4000B。现要把每一块数据取出，并且加以更新，更新后再放回原处，假设一次取出或写入所需时间为：平均找道时间+平均等待时间+数据传送时间。另外，使用CPU更新一块数据所需时间为2ms，设更新时间与输入或输出操作不相重叠。试问： （1）更新磁盘上全部数据需要多少时间？
（2）若磁盘机旋转速度和数据传输速率都提高一倍，更新全部数据需要多少
时间？
解：
(1) 每次磁盘读或写的时间＝找道时间+等待时间+数据传输时间，故总的文件更新时间为
?[10?20?(4000/2000)]?2?2??100?6600(ms)?6.6(秒)
(2) 若磁盘机的旋转速度提高一倍，则平均旋转等待时间缩短为10毫秒；若磁盘机的数据传输率都提高一倍，则变为4000B/ms，故总的文件更新时间为
?[10?10?(4000
/4000)]?2?2??100?4400(ms)?4.4(秒)
五. 分析题
1．用16K×8位的DRAM芯片构成64K×16位的主存，要求： （1）画出该主存的组成逻辑框图。
（2）设DRAM芯片存储体结构为128行，每行为128×8个存储元。存储周期为0.5μs，CPU在1μs内至少要访问主存一次。试问采用何种刷新方式较合理？对全部存储单元刷新一遍的实际刷新时间又是多少μs？
解：所需芯片数量S
S＝（M/L）×（N/K） （3.1） =（64K/16K）×（16b/8b）＝8（片）
64K字需16位地址码A15~A0，用A15A14二位地址码经2：4译码器产生4个片选信号，每个片选信号和两片存储芯片的片选端连接，A13~A0与8片存储器芯片连接，具体接法参考课本相关内容，此处略。
采用异步刷新方式较合理，对全部存储单元刷新一遍的实际刷新时间是
T=0.5×128＝64（μs）
2．试分析当前计算机存储系统为什么采用三级或三级以上的层次结构。 解：为了尽可能达到存储系统的设计目标：即在一定的成本下，获得尽可能大的存储容量，尽可能高的存取速度以及可靠性等。
例如三级存储系统的分级结构（课本P109 图3.1）： （1）高速缓冲存储器
在计算机系统中用于存放最活跃的程序和数据的高速小容量存储器。 （2）主存储器
用于存放计算机运行期间的大量程序和数据的半导体存储器。 （3）辅助存储器（外存储器）
存放当前暂不参与运行的程序和数据，需要时再与主存成批交换信息的存储器。例如磁表面存储器（磁盘、磁带）、光盘存储器。
这就有效地把各种不同速度，不同位价格，不同容量的存储器有机地联系起来，充分发挥各级存储器的特点，尽可能达到存储系统的设计目标。
3.某8位计算机有16位地址码A15—A0(A0为最低位)，现需配置满足下列要求的主存：地址空间0000H—3FFFH为用户程序区，地址空间D000H—DFFFH为系统程序工作区，地址空间E000H—FFFFH为系统程序区(ROM)。可供选用的EPROM芯片为2716（容量为2K×8位）、2764（8K×8位），SRAM芯片有4K×8位、8K×8位和16K×8位共5种，数量不限。试计算出所选用的各种芯片的