发布时间 : 星期二 文章电子技术基础-检测题习题解析更新完毕开始阅读
3、当时序逻辑电路的触发器位数为n，电路状态按 二进制 数的自然态序循环，经历的独立状态为2个，这时，我们称此类电路为 二进制 计数器。 二进制 计数器除了按 同步 、 异步 分类外，按计数的 加减 规律还可分为 加 计数器、 减 计数器和 可逆 计数器。
4、在 十进制 计数器中，要表示一位十进制数时，至少要用 四 位触发器才能实现。十进制计数电路中最常采用的是 8421 BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为 莫尔 型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为 米莱 型时序逻辑电路。
6、分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的 驱动 方程、 输出 方程和 次态 方程，若所分析电路属于 异 步时序逻辑电路，则还要写出各位触发器的 时钟脉冲 方程。
7、时序逻辑电路中某计数器中的 无效 码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入 有效循环体 ，使 无效 码不再出现的能力称为 自启动 能力。
8、在 分频 、 控制 、 测量 等电路中，计数器应用得非常广泛。构成一个六进制计数器最少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。
9、寄存器可分为 数码 寄存器和 移位 寄存器，集成74LS194属于 双向 移位寄存器。用四位移位寄存器构成环行计数器时，有效状态共有 4 个；若构成扭环计数器时，其有效状态是 8 个。
10、 寄存 器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位 触发 器组合起来构成。一位 触发 器可以存储1个二进制代码，存放n个二进制代码的 寄存 器，需用n位 触发 器来构成。
11、74LS194是典型的四位 TTL 型集成双向移位寄存器芯片，具有 左移和右移 、并行输入、 保持数据 和 清除数据 等功能。
12、555定时器可以构成施密特触发器，施密特触发器具有 回差 特性，主要用于脉冲波形的 整形 和 变换 ；555定时器还可以用作多谐振荡器和 单 稳态触发器。 单 稳态触发器只有一个 暂稳 态、一个 稳 态，当外加触发信号作用时， 单稳 态触发器能够从 稳 态翻转到 暂稳 态，经过一段时间又能自动返回到 稳 态，
13、用集成计数器CC40192构成任意进制的计数器时，通常可采用反馈 预置 法和反馈 清零 法。
二、判断题（每小题1分，共10分）
1、集成计数器通常都具有自启动能力。 （对） 2、使用3个触发器构成的计数器最多有8个有效状态。 （对）
25
n
3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。 （错） 4、利用一个74LS90可以构成一个十二进制的计数器。 （错） 5、用移位寄存器可以构成8421BCD码计数器。 （错） 6、555电路的输出只能出现两个状态稳定的逻辑电平之一。 （对） 7、施密特触发器的作用就是利用其回差特性稳定电路。 （错） 8、莫尔型时序逻辑电路，分析时通常不写输出方程。 （对） 9、十进制计数器是用十进制数码“0～9”进行计数的。 （错） 10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （对） 三、选择题（每小题2分，共20分）
1、描述时序逻辑电路功能的两个必不可少的重要方程式是（ B ）。
A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程
2、用8421BCD码作为代码的十进制计数器，至少需要的触发器触发器个数是（ C ）。
A、2 B、3 C、4 D、5
3、按各触发器的状态转换与时钟输入CP的关系分类，计数器可分（ A ）计数器。 A、同步和异步 B、加计数和减计数 C、二进制和十进制 4、能用于脉冲整形的电路是（ C ）。
A、双稳态触发器 B、单稳态触发器 C、施密特触发器 5、四位移位寄存器构成的扭环形计数器是（ B ）计数器。
A、模4 B、模8 C、模16 6、下列叙述正确的是（ D ）
A、译码器属于时序逻辑电路 B、寄存器属于组合逻辑电路 C、555定时器属于时序逻辑电路 D、计数器属于时序逻辑电路 7、利用中规模集成计数器构成任意进制计数器的方法是（ B ）
A、复位法 B、预置数法 C、级联复位法 8、不产生多余状态的计数器是（ A ）。
A、同步预置数计数器 B、异步预置数计数器 C、复位法构成的计数
器
9、数码可以并行输入、并行输出的寄存器有（ C ）
A、移位寄存器 B、数码寄存器 C、二者皆有 10、改变555定时电路的电压控制端CO的电压值，可改变（ C ）
A、555定时电路的高、低输出电平 B、开关放电管的开关电平 C、比较器的阈值电压 D、置“0”端R的电平值
26
四、简述题（，每小题3分，共12分）
1、说明同步时序逻辑电路和异步时序逻辑电路有何不同？
答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间通常也不相同。
2、钟控的RS触发器能用作移位寄存器吗？为什么？
答：移位寄存器除寄存数据外，还能将数据在寄存器内移位，因此钟控的RS触发器不能用做这类寄存器，因为它具有“空翻”问题，若用于移位寄存器中，很可能造成一个CP脉冲下多次移位现象。用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。
3、何谓计数器的自启动能力？
答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。
4、施密特触发器具有什么显著特征？主要应用有哪些？
答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点，可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。
五、分析题（共25分）
1、试用74LS161集成芯片构成十二进制计数器。要求采用反馈预置法实现。（7分） 2、电路及时钟脉冲、输入端D的波形如图7-313所示，设起始状态为“000”。试画出各触发器的输出时序图，并说明电路的功能。（10分）
图7-31 检测题7.5.2逻辑图
CP CP D
D
J1 Q1 K1 Q1Q1 J2 Q2 K2 Q2Q2 J3 Q3 K3 Q3Q3
解：分析：（1）电路为同步的米莱型时序逻辑电路；
27
n（2）各触发器的驱动方程：J1=D K1=D J2=Q1n K2=Q1n J3=Q1n K3=Q2 n?1n?1n各触发器的次态方程：Q1n?1?Dn Q2 ?Q1n Q3?Q2（3）根据上述方程，写出相应的逻辑功能真值表： CP 1↓ 2↓ 3↓ 4↓ D 0 1 0 0 Q1n Q2n Q3n 0 0 0 0 0 0 1 0 0 0 1 0 Q1n+1 Q2n+1 Q3n+1 0 0 0 1 0 0 0 1 0 0 0 1 5↓ 0 0 0 1 0 0 0 从功能真值表中可看出，该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。 3、已知计数器的输出端Q2、Q1、Q0的输出波形如图7-32所示，试画出对应的状态转换图，并分析该计数器为几进制计数器。（8分）
Q1Q0CPQ2图7-32 检测题7.5.3时序波形图
解：状态转换关系为：101→010→011→000→100→001→110。该计数器为七进制计数器。
第8章 检测题 （共80分，100分钟）
一、填空题：（每空0.5分，共23分）
1、一个存储矩阵有64行、64列，则存储容量为 4096 个存储单元。
2、存储器容量的扩展方法通常有字 扩展、位 扩展和 字、位同时 扩展三种方式。 3、可编程逻辑器件PLD一般由 输入缓冲 、 与阵列 、 或阵列 、 输出缓冲 等四部分电路组成。按其阵列和输出结构的不同可分为PLA 、PAL 和GAL 等基本类型。
4、计算机中的 内存储器 和 高速缓冲存储器 统称主存， CPU 可直接对主存进行访问。 内 存储器一般由半导体存储器构成，通常装在计算机 主板 上，存取速度快，但容量有限； 高速缓冲 存储器位于内存与CPU之间，一般用来解决 存取速度 与存储容量之间的矛盾，可提高整个系统的运行速度。
5、计算机内存使用的类型主要是 随机存取 存储器和 可编程逻辑 器件。按其存储信息的功能可分为 只读存储器ROM 和随 随机存取存储器RAM 两大类。
28