发布时间 : 星期二 文章第四章 存储器系统习题更新完毕开始阅读
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
A．0-1MW B．0-512KB C．0-256KW D．0-256KB 答案：C 25．某RAM芯片，其存储容量为1024x16位，该芯片的地址线和数据线数目分别为______。 A．20，16 B．20，4 C．1024，4 D．1024，16 答案：A
26．某计算机字长16位，其存储容量为2MB，若按半字编址，它的寻址范围是______。 A．0-8M B．0-4M C．0-2M D．0—1M 答案：C
27．某计算机字长32位，存储容量为8MB，若按双字编址，它的寻址范围是_______。 A．0-256K B．0-512K C．0-1M D．0～2M 答案：C
28．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。
A．DRAM B．SRAM
C．闪速存储器 D．EPROM 答案：C
29．对于没有外存储器的计算机来说，监控程序可以存放在_______。 A．RAM B．ROM
C．RAM和ROM D．CPU 答案：B
30。在某CPU中，设立了一条等待(WAIT)信号线，CPU在存储器周期中T的下降沿采样WAIT线，则下面的叙述中正确的是_______。
A．如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个Tw周期 B．Tw周期结束后，不管WAIT线状态如何，一定转入T3周期
C．Tw周期结束后，只要WAIT线为低，则继续插入一个Tw周期，直到WAIT线变高，才转入T3周期
D．有了WAIT线，就可使CPU与任何速度的存储器相连接，保证CPU与存储器连接时的时序配合 答案：C，D
31．下面是有关存储保护的描述。请从题后列出的选项中选择正确答案：
为了保护系统软件不被破坏，以及在多道程序环境下防止一个用户破坏另一用户的程序，而采取下列措施：
(1)不准在用户程序中使用“设置系统状态”等指令。此类指令是___①____指令。
(2)在段式管理存储器中设置___②___寄存器，防止用户访问不是分配给这个用用户的存储区域。
(3)在环保护的主存中，把系统程序和用户程序按其允许访问存储区的范围分层；假如规定内层级别高，那么系统程序应在___③___，用户程序应在__④__。内层__⑤___访问外层的存储区。
(4)为了保护数据及程序不被破坏，在页式管理存储器中，可在页表内设置R(读)、W(写)及___⑥____位，__⑥___位为1，表示该页内存放的是程序代码。
第 5 页 共 26 页
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
供选择的项：
①，②A：特权 B：特殊 C：上 、下界 D：系统 ③，④A：内层 B：外层 C：内层或外层 ⑤ A：允许 B：不允许 ⑥ A：M(标志) B：P（保护） C：E（执行） D：E（有效） 答案：①A ②C ③A ④B ⑤A ⑥C
4.2.3 判断改错题
1． 动态RAM和静态RAM都是易失性半导体存储器。 答案：对。
2． 计算机的内存由RAM和ROM两种半导体存储器组成。 答案：对。
3．个人微机使用过程中，突然RAM中保存的信息全部丢失，而ROM中保存的信息不受影响。
答案：错。RAM中保存的信息在断电后会丢失，而ROM中保存的信息在断电后不受 影响。
4．CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所 需的时间越长。
答案：错。CPU访问存储器的时间与容量无关，而是由存储器元的材料决定的。
5．因为半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，加电后必须重写原来的内容。
答案：错。半导体存储器加电后才能存储数据，断电后数据丢失，这是指RAM。EPROM 是只读存储器，断电后数据不会丢失，因此，加电后不必重写原来的内容。 6．大多数个人计算机中可配置的内存容量受地址总线位数限制。
答案：错。内存容量不仅受地址总线位数限制，还受寻址方式、操作系统的存储管理方式等限制。
7．因为动态存储器是破坏性读出，所以必须不断地刷新。
答案：错。刷新不仅仅因为存储器是破坏性读出，还在于动态存储器在存储数据时，若存储器不做任何操作，电荷也会泄漏，为保证数据的正确性，必须使数据周期性地再生即刷新。 8．固定存储器(ROM)中的任何一个单元不能随机访问。
答案：错。ROM只是把信息固定地存放在存储器中，而访问存储器仍然是随机的。 9．一般情况下，ROM和RAM在存储体中是统一编址的。
答案：对。在计算机设计中，往往把RAM和ROM的整体作主存，因此，RAM和ROM一般是统—编址的。
4.2.4 简答题
1．存储元、存储单元、存储体、存储单元地址这几个术语有何联系和区别?
答：计算机在存取数据时，以存储单元为单位进行存取。机器的所有存储单元长度相同，一般由8的整数倍个存储元构成。同一单元的存储元必须并行工作，同时读出、写入，由许多存储单元构成一台机器的存储体。由于每个存储单元在存储体中的地位平等，为区别不同单元，给每个存储单元赋予地址，都有一条惟一的地址线与存储单元地址编码对应。 2．简述存储器芯片中地址译码的方式。
答：地址译码的方式有两种：单译码方式和双译码方式。
单译码方式只用一个译码电路，将所有的地址信号转换成字选通信号，每个字选通信号
第 6 页 共 26 页
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
用于选择一个对应的存储单元。
双译码方式采用两个地址译码器，分别产生行选通信号和列选通信号，行选通和列选 通信号同时有效的单元被选中。存储器一般采用双译码方式，目的是减少存储单元选通线 的数量。
3．针对寄存器组、主存、cache、光盘存储器、软盘、硬盘、磁带，回答以下问题： (1)按存储容量排出顺序(从小到大)： (2)按读写时间排出顺序(从快到慢)。
答：(1)寄存器组一cache一软盘一主存一光盘存储器一硬盘一磁带。 (2)寄存器组一cache一主存一硬盘一软盘一光盘存储器一磁带。
4．说明SRAM的组成结构；与SRAM相比，DRAM在电路组成上有什么不同之处? 答：SRAM由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。
与SRAM相比，DRAM在电路组成上有以下不同之处：
(1)地址线的引脚一般只有一半，因此，增加了两根控制线RAS、CAS，分别控制接受行地址和列地址。
(2)没有CS引脚，在存储器扩展时用RAS来代替。
5．DRAM存储器为什么要刷新?DRAM存储器采用何种方式刷新?有哪几种常用的刷新方式?
答：DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究会泄漏，电荷又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此，必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷。此过程叫“刷新”。
DRAM是逐行进行刷新，刷新周期数与DRAM的扩展无关，只与单个存储器芯片的内部结构有关，对于一个128X128矩阵结构的DRAM芯片，只需128个刷新周期数。 常用的刷新方式有三种：集中式、分散式、异步式。
6．静态MOS存储元、动态MOS存储元、双极型存储元各有什么特点?
答：静态MOS存储元V1、V2、V3、V4组成的双稳态触发器能长期保持信息的状态不变，是因为电源通过V3、V4不断供给V1或V2电流。
动态MOS存储元是为了提高芯片的集成度而设计的。它利用MOS管栅极电容上电荷的状态来存储信息。时间长了，栅极电容上的电荷会泄漏，而存储元本身又不能补充电荷，因此，需要外加电路给存储元充电，这就是所谓刷新。刷新是动态存储器所特有的。
双极型存储元由两个双发射极晶体管组成。它也是由双稳电路保存信息，其特点是工作速度比MOS存储元要高。
以上三种存储元的共同特点是当供电电源切断时，原存的信息会消失。
7．ROM与RAM两者的差别是什么?指出下列存储器哪些是易失性的?哪些是非易失性的?哪些是读出破坏性的?哪些是非读出破坏性的?
动态RAM，静态RAM，ROM，Cache，磁盘，光盘
答：ROM、RAM都是主存储器的一部分，但它们有很多差别： (1)RAM是随机存取存储器，ROM是只读存取存储器。
(2)RAM是易失性的，一旦掉电，所有信息全部丢失。ROM是非易失性的，其信息可以长期保存，常用于存放一些固定的数据和程序，比如计算机的自检程序、BIOS、BASIC解释程序、游戏卡中的游戏等。
第 7 页 共 26 页
计算机组成原理——习题与解析 第四章 存储器系统 邵桂芳
(2)动态RAM、静态RAM、Cache是易失性的，ROM、磁盘、光盘是非易失性的。动态RAM是渎出破坏性的，其余均为非读出破坏性的。
8．下列各种存储器中，哪些是挥发性存储器?哪些是非挥发性存储器？
磁盘，DRAM，ROM，磁带，光盘，SRAM，EPROM，PROM，EEPROM 答：挥发性存储器有DRAM、SRAM。非挥发性存储器有磁盘、ROM、磁带、光盘、EPROM、PROM、EEPROM。
4.2.5 综合题
1．欲设计具有64Kx2位存储容量的芯片，问如何安排地址线和数据线引脚的数目，才能使两者之和最小。请说明有几种解答。
解：设地址线x根，数据线y根，则2?y?64K?2 若
y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14
因此，当数据线为1或2时，引脚之和为18，共有2种解答。
2．表4．1给出的各存储器方案中，哪些是合理的?哪些不合理?对那些不合理的可以怎样修改?
表4.1 存储器 MAR的位数(存储9S地址寄存器) 存储器的单元数 每个存储单元的位数 (存储器数据寄存器) （1） 10 1024 8 （2） 10 1024 12 （3） 8 1024 8 （4） 12 1024 16 （5） 8 8 1024 （6） 1024 10 8 解：
(1)合理。
(2)不合理。因为存储单元的位数应为字节的整数倍，所以将存储单元的位数改为16较合理。
(3)不合理。因为MAR的位数为8，存储器的单元数最多为256个，不可能达到1024 个，所以将存储器的单元数改为256较合理。
(4)不合理。因为MAR的位数为12，存储器的单元数应为4K个，不可能只有1024个，所以将存储器的单元数改为4096才合理。
(5)不合理。因为MAR的位数为8，存储器的单元数应为256个，不可能只有8个，所以将存储器的单元数改为256才合理：另外，存储单元的位数为1024太长，改为8、16、32、64均可。
(6)不合理。因为MAR的位数为1024，太长，而存储单元数为10，太短，所以将MAR的位数与存储单元数对调一下，即MAR的位数为10，存储器的单元数正好为1024，合理。 3．某存储器容量为4KB，其中：ROM 2KB，选用EPROM 2KX8：RAM 2KB，选用RAM 1KX8；地址线A15~A0。写出全部片选信号的逻辑式。
第 8 页 共 26 页
x