发布时间 : 星期六 文章基于AT89C52单片机的LED点阵显示电子钟设计(仿真及源程序)更新完毕开始阅读
图3.3 74LS373内部逻辑结构
表3.1中：L表示低电平。H表示高电平。X表示不定态。Q0表示建立稳态前Q的电平，G输入端，与8031ALE连高电平，畅通无阻,低电平，关门锁存。
表3.1 74LS373的真值表(功能表)
OUTPUT CONTROL
L L L H
ENABLE G
H H L X
D H L X X
OUTPUT
H L Q0 Z
图中OE表示使能端，接地。当G=“1”时，74LS373输出端1Q到8Q与输入端1D到8D相同，当G为下降沿时，将输入数据锁存。G，E功能如表3.2所示。
表3.2 G，E功能表
E 0 0 1
word文档 可自由复制编辑
G 0 1 X
功能 直通QI = DI 保持(QI保持不变)
输出高阻
74LS373引脚(管脚)排列如图3.4。可见输出和输入是相邻排列的，所以在连接时应注意连接的引脚是否正确，避免错误。
图3.4 74LS373引脚(管脚)排列
3.1.3 74LS138译码器的特性及使用
74LS138为3线8线译码器，74LS138的工作原理如下：当一个选通端(G1)为高电平，另两个选通端(/(G2A)和/(G2B) )为低电平时，可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
74LS138功能是利用 S1、/S2和/S3可级联扩展成 24 线译码器，若外接一个反相器还可级联扩展成32线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。74LS138引脚图如图3.5所示。
图3.6所示的是用与非门组成的3线8线译码器74LS138的内部结构图。详细功能表如表3.3所示。
图3.5 74LS138引脚图
word文档 可自由复制编辑
图3.6 74LS138内部电路
表3.3 3线-8线译码器74LS138的功能表
输 入
S1 0 0 X 1 1 1 1 1 1 1 1
_
_
输 出
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0
S2+S3 X X 1 0 0 0 0 0 0 0 0
A2 A1 A0 X X X X X X X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
无论从逻辑图还是功能表(表3.3)我们都可以看到74LS138的八个输出管脚，任何
word文档 可自由复制编辑
时刻全为高电平则芯片处于不工作状态，只有一个为低电平，其余7个输出管脚全为高电平。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
74LS138有三个附加的控制端S1、/S2和/S3。当S1、/S2接低电平时，输出为高电平(S=1)，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表2.3所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。在图3.6中如果把作为“数据”输入端(在同一个时间)，而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当S1=1、S2=0和S3=1时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
3.1.4 AT89C52单片机
微处理器采用AT89C52系列单片机，AT89C52单片机是这几年在我国非常流行的单片机，是一种带8K字节闪存器的高性能单片机，可擦除存储器可以反复擦除100次，具有低功耗，高性能的特点，并且可与工业标准的MSC-51指令集和输出管脚相兼容，对于本设计需要实现的功能，完全可胜任。
LED点阵电子钟的设计主要是用AT89C52单片机进行控制，用12MHz的晶振来保证计时的精准性，用具有一定驱动能力的74LS373锁存器和74LS138译码器进行I/O口扩展，并在5块8×8点阵上显示。
word文档 可自由复制编辑