发布时间 : 星期五 文章基于超深亚微米工艺的E-fuse 存储电路的设计与研究 - 图文更新完毕开始阅读
基于超深亚微米工艺的E-fuse存储电路设计与研究 第二章 eFuse结构原理
作晶体管的漏极，控制信号WWL和RWL分别控制两个晶体管的通断，即控制单元电路的编程和读操作。由fuse到N0方向的电流编程熔丝，由N1到fuse方向的电流用来判断fuse的阻值，从而断定此存储点的存储值。
电路工作前，多晶硅熔丝具有一个初始值，且阻值较小，若设定E-fuse电路的存储单元初始值默认为逻辑1。当编程信号Fsource接编程高电压VDQ时，RWL接低，此时晶体管N1截止，读数据模块不工作，切断熔丝和读数据电路的连接，此时WWL信号接高电压，晶体管N0导通，编程通路工作。熔丝经过较大的电流后被熔断，熔断的熔丝呈现为一个较大的电阻，相当于开路，存储节点和低电压直接连接，所以将逻辑0值写入了此存储单元。
当传统E-fuse单元电路工作为读操作状态时，编程电压信号Fsource和信号WWL接地，此时电路不通，存储单元的值不会受这两个电压影响，保持编程时的数值。信号RWL接高电平，晶体管N1导通，单元存储值通过N1送至位线BL上，通过外部电路放大并读出。
由传统的E-fuse单元电路引申出了一种新型的差分对E-fuse单元电路，如图2.7所示[29][30]。差分对E-fuse单元电路的优势是采用的外围电路较简单，并且不需要电压产生器电路。左边的电路（N1、N2和fuse1组成）用来存储编程的数据，而相反的，右边的电路（N3、N4和fuse2组成）存储电路相反的逻辑值。晶体管N1和N3为编程晶体管，N2和N4为读数据晶体管，信号Fsource为编程信号电压端。在编程操作时加电压VDQ产生编程电流。E-fuse电路左侧部分通过fuse1熔丝和晶体管N1编程，右侧通过fuse2熔丝和晶体管N3编程，并且在信号PD为高时，编程电路左侧部分，否则编程电路的右侧。当电路左侧被编程时，此电路存储逻辑1，当电路右侧被编程时，数据存储为0。
当需要将电路存储逻辑1时，信号PD接高电平，信号PDb接低电平，信号RWL接低电平，所以晶体管N1导通，N2、N3和N4都截止，此单元电路中存在了一条由晶体管N1和fuse1组成的通路。由信号Fsource接编程电压，知在fuse1中存在一个通路电流，此时较大的编程电流将fuse1的熔丝熔断，即fuse1被编程，fuse1被熔断后电阻显示为一个较大的值，相当于开路。相反的，由于N3截止，所以不存在电路通路，fuse2未被编程。在数据读操作前，位线BL和BLB通过外部
9
第二章 eFuse结构原理 基于超深亚微米工艺的E-fuse存储电路的设计与研究
的上拉负载电路预先充到高电平VDD，读操作开始时，信号RWL接高电平，此时晶体管N2和N4导通，此时我们关心两条通路，一条为N2和fuse1组成的，一条通路为N4和fuse2组成的，并且存储节点直接与位线BL和BLB连接，由于fuse1被编程，相当于开路，所以左侧节点存储高电平，fuse2未被编程，存储节点存储的为分压后的数值，势必小于左侧存储节点电压，此时两个位线存在一个电压差ΔVBL（ =VBL-VBLB）。电压差ΔVBL再通过外部大器和输出电路将数据读出，此时读出数据为高电压。相反的，由上述工作机制，可以得出当电路存储逻辑数据0时的情况。
BLRWLN2BLBN4RWLPDfuse1N1fuse2Fsource图2.7 差分对E-fuse单元电路
N3PDb
2.4 E-fuse电路性能参数
E-fuse单元电路是整个电路的设计中的重点，如上图2.6所示的传统电路为例，面积，功耗，速度，编程电流和可靠性等都是设计中的指标。面积主要由电路中每个MOS管尺寸决定，为了得到面积小的电路，尽量使用较小尺寸的管子和先进的工艺。功耗主要由电源电压和电流决定，本设计电源电压采用VDD=1.0V，1.2V，1.4V三种情况，编程电压VDQ=2.8V，3.3V，3.6V三种情况。仿真后的功耗和编程电流也进行了相应的仿真和比较，即电源电压越高功耗越高，而电流亦受编程NMOS管尺寸的影响，尺寸越小电流越小，功耗越低，但较小的电流又会导致速度的降低，所以功耗和速度相互制约。编程电流主要是要保证fuse熔丝正确熔断，电流相对越高，熔丝就越容易熔断。电路为得到高的编程电流的同时，面积势必需要增加。评价电路性能好坏的一个重要方面是可靠性，此单元电路的可靠性主要在于
10
基于超深亚微米工艺的E-fuse存储电路设计与研究 第二章 eFuse结构原理
fuse熔丝的选择，fuse的长度和宽度决定熔丝的初始电阻值，若选择的熔丝电阻太大，当电流不足时，熔丝则不易熔断，若选择熔丝电阻值太小，在和外部编程管连接时，由于熔丝部分分压太小，熔丝也不容易被熔断。所以选择一个合适的熔丝尺寸显得尤为重要。
2.5 小结
本章主要介绍了多晶硅熔丝的基本结构，其剖面图和工艺上的形成，接着对多晶硅电阻进行研究。从第二小节中得出，多晶硅熔丝阻值在熔断前表现为较小的数值，而当有较大的电流流过后，熔丝被熔断，阻值骤然上升，在电路中可以看作一个开路的状态。最后本章列出了E-fuse单元电路结构，分别为传统的单元电路和差分对单元电路。传统的电路具有面积小的优势，而差分对的E-fuse电路需要的外围电路比较简单，不需要任何的参考电压发生器，并且可以减小一半编程后的熔丝的敏感电阻[30]。
11
第三章 基于55nm工艺的4K E-fuse电路设计 基于超深亚微米工艺的E-fuse存储电路设计与研究
第三章 基于55nm工艺的4K E-Fuse电路设计
本电路用在HUALI 55nm CMOS工艺下设计的，搭建了一个4KE-fuse阵列，并对每个周边电路模块进行了分析和设计。
3.1 整体架构模块
3.1.1外部端口介绍
图3.1为E-fuse电路的整体模块结构图，分为译码电路、控制电路和存储阵列电路，其中核心部分为E-fuse的存储阵列部分。图3.1中给出了输入输出信号端，其中：
fsourcexp0<7:0>xp1<7:0>xp2<3:0>ysysbyp<7:0>csread_wlctrlwrite_wlsae256*16readop<3:0>add<11:0>csbpredecdout<7:0>tdoppgenbstrobeenoutloadcsb
图3.1 E-fuse电路结构模块图
readopt<3:0>信号：在trim过程后，通过此信号选择所需要的参考电阻。 add<11:0>信号：地址输入信号，经过一系列的电路产生256位行地址信号和16位列地址信号。
csb信号：芯片使能信号，当信号为低电平时，芯片工作。
tdop信号：控制负载MOS管的开启，得到经过一定延迟后的信号，控制电路的工作时序。
pgenb信号：和load，strobe，csb信号共同产生写控制信号write_wl。
12