发布时间 : 星期五 文章基于超深亚微米工艺的E-fuse 存储电路的设计与研究更新完毕开始阅读
基于超深亚微米工艺的E-fuse存储电路的设计与研究 第一章 绪论
第一章 绪论
E-fuse技术主要是基于电迁移的理论发展起来的，其中利用此原理设计的E-fuse电路可以实现芯片中SRAM电路部分的冗余作用，也可以实现电子芯片身份认证（Electronic Chip ID - ECID）等作用[1]，大大的提高了芯片的智能化。
1.1 eFuse概述
E-fuse电路根据电迁移理论，通过熔丝被电流的熔断与否来存储信息，多晶硅熔丝在熔断前电阻很小，在持续的大电流熔断后电阻成倍的增加，并且熔丝断裂的状态将永久的保持。一根熔丝可以对应二进制中的“0”或“1”的值。在本设计中，设定未被熔断的熔丝节点存储“1”，被熔断的熔丝节点存“0”。
E-fuse的应用主要是在芯片中起冗余作用，尤其是用在半导体存储器的电路中，当电路存在错误时，E-fuse作为后备存储电路使芯片自动修复缺陷。其次，E-fuse还具有一次编程的特点，可以根据不同的用户需求编程，使芯片更加智能。E-fuse也应用在ECID领域，即使芯片在运作时也可以修改芯片的密码，可以防止黑客入侵。
在工艺方面，E-fuse技术也体现出了很多优点。由于E-fuse电路建立在CMOS的工艺基础之上，其尺寸也可以一定程度上等比例缩小，可使电路的面积随着工艺发展而相对减小。并且多晶硅熔丝通过电流熔断，相较早期激光熔丝来说，对周边的电路破坏性大大减小。甚至在最后一道工艺流程——封装后，也可以实现编程操作，这也是使E-fuse技术应用更加广泛的原因之一。
1.2 课题的研究背景和意义
随着集成电路设计水平的提高，芯片的功能越来越强大，集成密度在不断的提升，集成电路中的晶体管的数量也呈现出指数增长的趋势，同时晶体管的尺寸也不断的缩小。其中在芯片内部，存储器电路将占了整个芯片面积的90%。静态存储器
1
第一章 绪论 基于超深亚微米工艺的E-fuse存储电路的设计与研究
也由于其低功耗、高速度、工艺兼容性好等特点，被广泛的应用于移动设备、计算机CPU等[2]，但由于芯片设计工艺越来越复杂，势必为芯片带来更多的缺陷，使芯片成品率降低，平均有40%的SOC芯片因失效被扔掉[3]。所以，为了提高芯片的成品率，冗余技术也在不断的发展，其中五个备用单元就能把成品率从1%提高到67%[4]。
E-fuse技术已经广泛的用于冗余电路来改善芯片失效的问题，尤其用于存储设备的冗余技术中。一般来说，集成电路中的冗余部分被熔丝连接，当电路中被检测出缺陷，则熔丝就可以代替有缺陷的那部分电路进行工作[5]，实现冗余作用。E-fuse技术的原理就是在设计之初为每一个芯片增加大量的微型电熔丝，他们可以和特定的随机软件结合，并且可以使芯片分配自身内部电路以应对不同的计算任务，或者是增加芯片的运算频率。在芯片中增加这些熔丝无需增加成本，就可以控制各个电路的速度，从而可以管理电路的性能和功耗[6]。E-fuse还可以在不影响其他部分正常运行的情况下彻底切断芯片某些缓存或者功能模块，这个特点使瑕疵芯片的利用率得到了提高，或者是关闭芯片的某些功能模块实现功耗降低的作用。所以E-fuse的这一系列的功能都有助于芯片修复，换句话说即E-fuse可以围绕芯片的某些缺陷做善后工作。
1.3 国内外发展状况
E-fuse技术最早是由IBM公司提出的，此技术的提出实现了失效的芯片或是有缺陷的芯片自我修复和再利用[7]。自从此概念在2000年左右提出之后，越来越多的研究机构和企业公司投入到了E-fuse技术的研究工作中。作出主要贡献的有IBM，ATI，TOSHIBA，SONY，Semico Research和德州仪器等。在国内对E-fuse技术发展的公司主要有中芯国际、华宏、宏力、NEC以及华润上华等。工艺尺寸在0.13um、90nm、65nm相对成熟。在E-fuse技术发展中使用硅化物多晶硅已有一个很长的历史[8]，发展可以分为以下几个阶段：在设计初期使用金属熔丝实现，但金属产生了更大的附带损坏，于是衍生出了多晶硅化物熔丝。第一代多晶硅化物是采用掺钨硅化物（WSix）实现，尤其是使用在DRAM修复电路中[9]。第二代多晶硅硅化物采
2
基于超深亚微米工艺的E-fuse存储电路的设计与研究 第一章 绪论
用钴硅化物（CoSi2）实现，工艺尺寸为0.18um，编程电流要求12mA，编程电压要求5V。工艺尺寸为0.13um时，编程电流10mA，编程电压为3.5V[10]。当工艺尺寸进一步缩小至90nm，可以在BIST（built in self test，自建内测试）电路中使用，IBM公司的90nm E-fuse技术已经用在了游戏控制芯片[11]和POWER5微处理器[12]等芯片中。工艺尺寸进入65nm时，工艺上使用了镍硅化物（NixSiy）做E-fuse的熔丝，镍硅化物需要编程电压相对较低，要求编程电压仅为1.5V，编程电流为7mA，OTPROM（One Time Programmable Read Only Memory）电路在采用镍硅化物E-fuse电路后也提高了电路的集成度[13]。目前E-fuse技术在不断地被研究，目标是达到面积占用比例更小，编程电流要求更小，编译电压更小的目标，并能够应用到更广的芯片中。
1.4 课题的主要工作和章节安排
本课题主要是基于HUALI 55nm CMOS工艺技术的基础上，设计一款512*8位的并入并出的E-fuse电路。
本论文是在阅读了国内外的大量的文献后进行的，分析了E-fuse的传统单元电路的结构，同时给出了国内文献上少见的新型E-fuse单元电路的结构，以及在此两种单元基础上搭建的E-fuse电路的阵列，通过两者的性能比较，采用了E-fuse传统的单元电路结构，整个设计亦包括周边电路如控制电路、译码器电路、放大器电路等。经过分析和比较后确定各周边电路模块的具体结构，并对每个模块进行模拟仿真验证，确定出最终最佳的设计电路。
本文设计的电路为八位输出，是通过一对放大器模块在控制信号控制其工作与否情况下，分时输出的子16位数据信号，所以在译码器端设计256个信号即可；放大器采用的交叉耦合的电路结构，并设计4个不同的参考电阻，根据trim过程选择合适的电阻，很好的预防了实际情况下电阻受工艺的影响而产生的偏差。
此电路设计是基于55nm工艺，和以往的工艺技术相比之下有着一定的先进性，工艺尺寸的减小，在一定程度上减小了芯片的面积，提高了芯片的工作速度，降低了芯片的功耗，削弱了芯片的成本。因此，采用的55nm工艺在性价比上有了突破性的提高,也是本文的一个创新点。同时本文也同时提出了新型的E-fuse单元电路，
3
第一章 绪论 基于超深亚微米工艺的E-fuse存储电路的设计与研究
并对其进行了原理介绍和分析讨论。
本论文分为五章内容，每一章内容为：
第一章绪论，主要介绍了E-fuse的研究意义和背景，目前国内外的发展状况，并简单介绍了此研究课题的主要工作，最后对章节的安排做了详细的划分。
第二章介绍了E-fuse存储电路的工作原理及其相关参数，对E-fuse电路的工作机制作了详细的介绍。
第三章针对本文的设计电路展开介绍，包括E-fuse周边电路的介绍，并对其单元电路的进一步研究，设计了面积更优化的单元电路，介绍了此电路的工作原理，并和传统单元电路进行了性能比较，最后综合速度、面积和可靠性方面的因素，采用了传统单元电路。同时本章也对放大器也进行了探讨，本文涉及的放大器电路采用的是交叉耦合式放大器。
第四章介绍了所设计电路的仿真结果和流片数据，对电路的性能进行了数据阐述。
第五章基于本研究方向，对其进行总结并对以后的发展和努力方向进行了展望。
4