发布时间 : 星期一 文章2009-2015年计算机组成原理考研选择题 - 图文更新完毕开始阅读
12．程序 P 在机器 M 上的执行时间是 20 秒，编译优化后，P 执行的指令数减少到原来的 70%，而 CPI 增加到原来的 1.2 倍，则 P 在 M 上的执行时间是 D 。
A．8.4 秒 B．11.7 秒 C．14 秒 D．16.8 秒
12．不妨设原来指令条数为 x，那么原 CPI 就为 20/x，经过编译优化后，指令条数减少到原来的 70%，即指令条数为 0.7x，而 CPI 增加到原来的 1.2 倍，即 24/x，那么现在 P 在 M 上的执行时间就为指令条数*CPI=0.7x*24/x=24*0.7=16.8 秒，选 D。
13．若 x=103，y=-25，则下列表达式采用 8 位定点补码运算实现时，会发生溢出的是 C 。
A．x+y B．-x+y C．x-y D．-x-y
13．8 位定点补码表示的数据范围为-128~127，若运算结果超出这个范围则会溢出，A 选项 x+y=103-25=78，符合范围，A 排除；B 选项-x+y=-103-25=-128，符合范围，B 排除； D 选项-x-y=-103+25=-78，符合范围，D 排除；C 选项 x-y=103+25=128，超过了 127，选 C。
该题也可按照二进制写出两个数进行运算观察运算的进位信息得到结果，不过这种方法
更为麻烦和耗时，在实际考试中并不推荐。
14．float 型数据据常用 IEEE754 单精度浮点格式表示。假设两个 float 型变量 x 和 y 分别存放在 32 位寄存器 f1 和 f2 中，若(f1)=CC90 0000H，(f2)=B0C0 0000H，则 x 和 y 之间的关系为 A 。
A．x
B．x
14．(f1)和(f2)对应的二进制分别是(110011001001……)2 和(101100001100……)2，根据 IEEE754 浮点数标准，可知(f1)的数符为 1，阶码为 10011001，尾数为 1.001，而(f2)的数符为 1，阶码为 01100001，尾数为 1.1，则可知两数均为负数，符号相同，B、D 排除，(f1)的绝对值为 1.001×226，(f2)的绝对值为 1.1×2-30，则(f1)的绝对值比(f2)的绝对值大，而符号为
负，真值大小相反，即(f1)的真值比(f2)的真值小，即 x 此题还有更为简便的算法，(f1)与(f2)的前 4 位为 1100 与 1011,可以看出两数均为负数，而阶码用移码表示，两数的阶码头三位分别为 100 和 011，可知(f1)的阶码大于(f2)的阶码，又因为是 IEEE754 规格化的数，尾数部分均为 1.xxx，则阶码大的数，真值的绝对值必然大，可知(f1)真值的绝对值大于(f2)真值的绝对值，因为都为负数，则(f1)<(f2)，即 x 15．某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是 A 。 A．19 B．22 C．30 D．36 16．把指令 Cache 与数据 Cache 分离后，取指和取数分别到不同的 Cache 中寻找，那么 指令流水线中取指部分和取数部分就可以很好的避免冲突，即减少了指令流水线的冲突。 16．采用指令 Cache 与数据 Cache 分离的主要目的是 D 。 A．降低 Cache 的缺失损失 C．降低 CPU 平均访存时间 B．提高 Cache 的命中率 D．减少指令流水线资源冲突 17．某计算机有 16 个通用寄存器，采用 32 位定长指令字，操作码字段（含寻址方式位为 8 位，Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store 指令中偏移量的取值范围是A。 A．-32768 ~ +32767 C．-65536 ~ +65535 B．-32767 ~ +32768 D．-65535 ~ +65536 17．采用 32 位定长指令字，其中操作码为 8 位，两个地址码一共占用 32-8=24 位，而Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址，机器中共有 16 个通用寄存器，则寻址一个寄存器需要 log216=4 位，源操作数中的寄存器直接寻址用掉 4 位，而目的操作数采用基址寻址也要指定一个寄存器，同样用掉 4 位，则留给偏移址的位数为24-4-4=16 位，而偏移址用补码表示，16 位补码的表示范围为-32768~+32767，选 A。 18．某计算机采用微程序控制器，共有 32 条指令，公共的取指令微程序包含 2 条微指令，各指令对应的微程序平均由 4 条微指令组成，采用断定法（下地址字段法）确定下条微指令地址，则微指令中下址字段的位数至少是C。 A．5 B．6 C．8 D．9 18．计算机共有 32 条指令，各个指令对应的微程序平均为 4 条，则指令对应的微指令为 32*4=128 条，而公共微指令还有 2 条，整个系统中微指令的条数一共为 128+2=130 条，所以需要?log2130?=8 位才能寻址到 130 条微指令，答案选 C。 19．某同步总线采用数据线和地址线复用方式，其中地址/数据线有 32 根，总线时钟频率为 66MHz，每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)，该总线的最大 数据传输率(总线带宽)是C。 A．132 MB/s B．264 MB/s C．528 MB/s D．1056 MB/s 19．66MHz 意味着有 66M 个数据线有 32 根也就是一次可以传送 32bit/8=4B 的数据，时钟周期，而每个时钟周期传送两次数据，可知总线每秒传送的最大数据量为66M×2×4B=528MB，所以总线的最大数据传输率为 528MB/s，选 C。 20．一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连 续单元读出或写入多个数据。这种总线事务方式称为C。 A．并行传输 B．串行传输 C．突发传输 D．同步传输 20．猝发(突发)传输是在一个总线周期中，可以传输多个存储地址连续的数据，即一次 传输一个地址和一批地址连续的数据，并行传输是在传输中有多个数据位同时在设备之间进 行的传输，串行传输是指数据的二进制代码在一条物理信道上以位为单位按时间顺序逐位传输的方式，同步传输是指传输过程由统一的时钟控制，选 C。 21．下列有关 I/O 接口的叙述中，错误的是D。 A．状态端口和控制端口可以合用同一个寄存器 B．I/O 接口中 CPU 可访问的寄存器称为 I/O 端口