发布时间 : 星期五 文章2009-2015年计算机组成原理考研选择题 - 图文更新完毕开始阅读
．
A．TLB 未命中，Cache 未命中，Page 未命中
B．TLB 未命中，Cache 命中，Page 命中
C．TLB 命中，Cache 未命中，Page 命中
D．TLB 命中，Cache 命中，Page 未命中
17．D。考查 TLB、Cache 及 Page 之间的关系。
TLB 即为快表，快表只是慢表（Page）的小小副本，因此 TLB 命中，必然 Page 也命中，而当 Page 命中，TLB 则未必命中，故 D 不可能发生；而 Cache 的命中与否与 TLB、Page
的命中与否并无必然联系。
18．下列寄存器中，汇编语言程序员可见的是。
A．存储器地址寄存器（MAR） B．程序计数器（PC）
C．存储器数据寄存器（MDR） D．指令寄存器（IR）
18．B。考查 CPU 内部寄存器的特性。
汇编程序员可以通过指定待执行指令的地址来设置 PC 的值，而 IR、MAR、MDR 是
CPU 的内部工作寄存器，对程序员不可见。
19．下列选项中，不会引起指令流水线阻塞的是。
．
A．数据旁路（转发） B．数据相关
C．条件转移 D．资源冲突
19．A。考查指令流水线的基本概念。
有三种相关可能引起指令流水线阻塞：①结构相关，又称资源相关；②数据相关；③控制相关，主要由转移指令引起。
数据旁路技术，其主要思想是不必待某条指令的执行结果送回到寄存器，再从寄存器中 取出该结果，作为下一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方，这样可以使流水线不发生停顿。
20．下列选项中的英文缩写均为总线标准的是。 A．PCI、CRT、USB、EISA B．ISA、CPI、VESA、EISA C．ISA、SCSI、RAM、MIPS D．ISA、EISA、PCI、PCI-Express 20．D。考查典型的总线标准。
目前典型的总线标准有：ISA、EISA、VESA、PCI、PCI-Express、AGP、USB、RS-232C等。
21．单级中断系统中，中断服务程序内的执行顺序是。 Ⅰ．保护现场
Ⅱ．开中断
Ⅲ．关中断 Ⅶ．中断返回
Ⅳ．保存断点
Ⅴ．中断事件处理 Ⅵ．恢复现场
A．Ⅰ->Ⅴ->Ⅵ->Ⅱ->Ⅶ
B．Ⅲ->Ⅰ->Ⅴ->Ⅶ
C．Ⅲ->Ⅳ->Ⅴ->Ⅵ->Ⅶ
D．Ⅳ->Ⅰ->Ⅴ->Ⅵ->Ⅶ
21．A。考查中断处理过程。
单级中断系统中，不允许中断嵌套。中断的处理过程为：①关中断；②保存断点；③识 别中断源；④保存现场；⑤中断事件处理（开中断、执行中断服务程序、关中断）；⑥恢复 现场；⑦开中断；⑧中断返回。其中，①～③由硬件完成，④～⑧由中断服务程序完成。
22．假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为 24 位，帧频为 85Hz，显存总带宽的 50%用来刷新屏幕，则需要的显存总带宽至少约为。
A．245Mbit/s C．1 958Mbit/s 22．D。考查显示器的相关概念。
B．979Mbit/s D．7 834Mbit/s
刷新所需带宽=分辨率×色深×帧频=1600×1200×24bit×85Hz=3916.8Mbit/s，显存总带宽的 50%用来刷屏，于是需要的显存总带宽为 3916.8Mbit/s/0.5=7833.6Mbit/s≈7834Mbit/s。
12．下列选项中，描述浮点数操作速度指标的是。
A．MIPS B．CPI C．IPC D．MFLOPS
12．D。考查计算机的性能指标。 MFLOPS 指每秒百万条浮点数运算。
13．float 型数据通常用 IEEE 754 单精度浮点数格式表示。若编译器将 float 型变量 x 分
配到一个 32 位浮点寄存器 FR1 中，且 x=-8.25，则 FR1 的内容是。
A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H 13．A。考查浮点数的表示。
x 的二进制表示为-1000.01﹦-1.000 01×211，根据 IEEE 754，标准隐藏最高位的“1”，
又 E-127=3，所以 E=130=1000 0010B，还因数据存储顺序为 1 位数符+8 位阶码（含阶符）+23 位尾数。
故，FR1 内容为 1 10000 0010 0000 10000 0000 0000 0000 000 即，1100 0001 0000 0100 0000 0000 0000 0000=C104000H。
14．下列各类存储器中，不采用随机存取方式的是。
A．EPROM B．CDROM C．DRAM D．SRAM
14．B。考查随机存取存储器。