2009-2015年计算机组成原理考研选择题 - 图文 联系客服

发布时间 : 星期五 文章2009-2015年计算机组成原理考研选择题 - 图文更新完毕开始阅读

19.相对于微程序控制器,硬布线控制器的特点是。

A.指令执行速度慢,指令功能的修改和扩展容易 B.指令执行速度慢,指令功能的修改和扩展难

C.指令执行速度快,指令功能的修改和扩展容易

D.指令执行速度快,指令功能的修改和扩展难

19.D。考查硬布线控制器的特点。

硬布线控制器的速度取决于电路延迟,所以速度快;微程序控制器采用了存储程序原理, 每条指令都要访控存,所以速度慢。硬布线控制器采用专门的逻辑电路实现,修改和扩展困难。

20.假设某系统总线在一个总线周期中并行传输 4B 信息,一个总线周期占用 2 个时钟周期,总线时钟频率为 10MHz,则总线带宽是。

A.10MB/s

B.20MB/s

C.40MB/s D.80MB/s

20.B。考查总线的基本概念。

总线带宽是指单位时间内总线上可传输数据的位数,通常用每秒钟传送信息的字节数来衡量,单位可用字节/秒(B/s)表示。根据题意可知,在 2×(1/10MHz)秒内传输了 4B,所以

4B×10MHz/2=20MB/s。

21.假设某计算机的存储系统由 Cache 和主存组成,某程序执行过程中访存 1000 次, 其中访问 Cache 缺失(未命中)50 次,则 Cache 的命中率是。

A.5% B.9.5% C.50% D.95%

21.D。考查 Cache 的命中率。

命中率=Cache 命中的次数/所有访问次数,有了这个公式这道题就很容易看出,要注意 的一点是看清题,题中说明的是缺失 50 次,而不是命中 50 次,仔细审题是做对题的第一步。

22.下列选项中,能引起外部中断的事件是。 A.键盘输入 B.除数为 0 C.浮点运算下溢 D.访存缺页 22.A。考查中断的分类。

选项中能引起外部中断的只能是输入设备键盘。

12.下列选项中,能缩短程序执行时间的措施是。

Ⅰ.提高 CPU 时钟频率 Ⅲ.对程序进行编译优化

Ⅱ.优化数据通路结构

A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ

12.D。考查计算机的性能指标。

Ⅰ.CPU 的时钟频率,也就是 CPU 主频率,一般说来,一个时钟周期内完成的指令数是固定的,所以主频越高,CPU 的速度也就越快,程序的执行时间就越短。

Ⅱ.数据在功能部件之间传送的路径称为数据通路,数据通路的功能是实现 CPU 内部 的运算器和寄存器以及寄存器之间的数据交换。优化数据通路结构,可以有效提高计算机系统的吞吐量,从而加快程序的执行。

Ⅲ.计算机程序需要先转化成机器指令序列才能最终得到执行,通过对程序进行编译优化可以得到更优的指令序列,从而使得程序的执行时间也越短。

13.假定有 4 个整数用 8 位补码分别表示 r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个 8 位寄存器中,则下列运算中会发生溢出的是。

A.r1×r2 C.r1×r4

B.r2×r3 D.r2×r4

13.B。考查定点数的运算。

用补码表示时 8 位寄存器所能表示的整数范围为-128~+127。由于 r1=-2,r2=-14, r3=-112,r4=-8,则 r2×r3=1568,结果溢出。

14.假定变量 i、f 和 d 的数据类型分别为 int、float 和 double(int 用补码表示,float 和 double 分别用 IEEE754 单精度和双精度浮点数格式表示),已知 i=785,f=1.5678e3, d=1.5e100。若在 32 位机器中执行下列关系表达式,则结果为“真”的是。

Ⅰ.i==(int)(float)i Ⅱ.f==(float)(int)f Ⅲ.f==(float)(double)f Ⅳ.(d+f)-d==f

A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.仅Ⅲ和Ⅳ

14.B。考查不同精度的数在计算机中的表示方法及其相互转换。

由于(int)f=1,小数点后面 4 位丢失,故Ⅱ错。Ⅳ的计算过程是先将 f 转化为双精度

浮点数据格式,然后进行加法运算,故(d+f)-d 得到的结果为双精度浮点数据格式,而 f

为单精度浮点数据格式,故Ⅳ错。

15.假定用若干个 2K×4 位的芯片组成一个 8K×8 位的存储器,则地址 0B1FH 所在芯片的最小地址是。

A.0000H B.0600H C.0700H D.0800H

15.D。考查存储器的组成和设计。

用 2K×4 位的芯片组成一个 8K×8 位存储器,每行中所需芯片数为 2,每列中所需芯片数为 4,各行芯片的地址分配如下。

第一行(2 个芯片并联):0000H~07FFH。第二行(2 个芯片并联):0800H~0FFFH。第三行(2 个芯片并联):1000H~17FFH。第四行(2 个芯片并联):1800H~1FFFH。 于是地址 0B1FH 所在芯片的最小地址即为 0800H。

16.下列有关 RAM 和 ROM 的叙述中,正确的是。 Ⅰ.RAM 是易失性存储器,ROM 是非易失性存储器 Ⅱ.RAM 和 ROM 都采用随机存取方式进行信息访问Ⅲ.RAM 和 ROM 都可用作 Cache Ⅳ.RAM 和 ROM 都需要进行刷新

A.仅Ⅰ和Ⅱ

B.仅Ⅱ和Ⅲ

D.仅Ⅱ、Ⅲ和Ⅳ

C.仅Ⅰ、Ⅱ和Ⅳ

16.A。考查半导体随机存取存储器。

一般 Cache 采用高速的 SRAM 制作,比 ROM 速度快很多,因此Ⅲ是错误的,排除法即可选 A。RAM 需要刷新,而 ROM 不需要刷新。

17.下列命中组合情况中,一次访存过程中不可能发生的是。