发布时间 : 星期一 文章FPGA鐨凩VDS浠嬬粛鍜寈ilinx鍘熻鐨勪娇鐢ㄦ柟娉曚腑鏂囪鏄?- 鐧惧害鏂囧簱更新完毕开始阅读
还要对div2_diff.sch进行管脚约束。div2_diff.ucf约束文件如下： NET \ LOC = \ | IOSTANDARD = LVDS_25 ; NET \ LOC = \ | IOSTANDARD = LVDS_25 ;
NET \ LOC = \ | IOSTANDARD = LVCMOS33 ; NET \ LOC = \ | IOSTANDARD = LVCMOS33 ;
要注意：
clk_n和clk_p都要设置在差分管脚对上， clk_n——C9——IO_L14P clk_p——D9——IO_L14N
并且逻辑电平标准设置为LVDS_25。Spartan-3E支持下面的差分逻辑电平标准。 ? LVDS
? Bus LVDS
? mini-LVDS ? RSDS
? Differential HSTL (1.8V, Types I and III) ? Differential SSTL (2.5V and 1.8V, Type I) ? 2.5V LVPECL inputs
综合、翻译、映射和布线布局后，运行布线布局仿真，可以看到时钟clk已经变为差分时钟了。
看div2_diff.sch的HDL文件（View HDL Functional Model）。可以看到其实sch调用了IBUFGDS原语。
在差分设计中，经常会因为配置错误而使得综合出错，最常见的错误分析如下：
①
ERROR:Place:332 - This design contains an LVDS IO pair. The pair of IOs must be placed in a specific relative structure.
The two IOs can not be placed in this specific structure. The reason for this issue:
All of the logic associated with this structure is locked and the relative placement of the logic violates the
structure. The problem was found between the relative placement of IBUF clk_p at site PAD27 and IBUF clk_n at site
IPAD28. The following components are part of this structure: IBUF clk_p IBUF clk_n
这个错误出错是因为差分管脚clk_p和clk_n没有约束到芯片的差分对管脚上。需要修改.ucf文件。至于芯片哪个管脚是差分对，可以参考相应芯片的
Datasheet。XC3S500E-FG320(Spartan-3E fpga)有92个I/O差分管脚和12个输入差分管脚。
②
ERROR:Pack:946 - The I/O component \has an illegal IOSTANDARD value.
Components of type DIFFMI do not support IOSTANDARD LVCMOS33. Please correct
the IOSTANDARD property value.
这个错误出错是因为差分管脚设置的逻辑电平标准不对，设置成LVCMOS33，应该设置为芯片支持的LVDS逻辑电平标准。
参考资料：
1）基于LVDS技术与FPGA的高速通讯应用研究，韩党群，唐征兵，张庆玲 http://www.eccn.com/xsj07/xsj080231.asp 2）LVDS原理与应用简介
http://www.ent.eetchina.com/ART_8800472639_2700004_TA_5d4d019d.HTM
3) 美国国家半导体的《LVDS用户手册》
http://www.ent.eetchina.com/ART_8800562170_2700004_TA_552cca6f.HTM
Xilinx FPGA 如何使用LVDS
http://www.61eda.com/Services/help/Xilinx/200803/1225.html
无论使用HDL flow还是schematic flow，只需要例化IBUFDS,OBUFDS之类的差分缓冲器，就可以使用LVDS了。
例化之后，要定位Pin位置，使用PACE，在IO
Standard中选择LVDS33或者LVDS25，还能选择有DCI的版本。定端口时，注意看Datasheet中Pin名字分P/N，这P也要对应buffer中的P，N也要对应N。而且注意同一个bank只能有一个电压标准。
如果用FPGA Editor观察布局布线后的情况，就会发现，FPGA
Editor中没有IBUFDS这个Component，这个Buffer是藏在IOB里的，点击到Pin的图块中，可以看到里面有一个Buffer，就起到了IBUFDS这个作用。