发布时间 : 星期三 文章数电实验更新完毕开始阅读
从表6-1可以知道74LS161在为低电平时实现异步复位（清零CR）功能，即复位不需要时钟信号。在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态QDQCQBQA等于并行输入预置数A、B、C、D。在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，
；两计数使能端输入禁止信号，
，集成计
数器实现状态保持功能，。在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。在设计时序逻辑电路时有两种方法，一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法
反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。反馈清零法的逻辑框图见图 6-2。 ? ?
Qn-1 ? Q1 Q0 组合电路 计数器 CP C Z P 图6-2 反馈清零法框图 （2）反馈置数法
反馈置数法将反馈逻辑电路产生的信号送到计数电路的置位端，在滿足条件时，计数电路输出状态为给定的二进制码。反馈置数法的逻辑框图如图 6-3所示。 ? ? Qn-1 ? Q1 Q0 组合电路 计数器 CP CP Dn-1 ? D0 Z
dn-1 ? d0
图 6-3 反馈置数法框图
在时序电路设计中，以上两种方法有时可以并用。 五、实验内容及步骤
1、用74LS161四位二进制同步加法计数器组成一个同步十二进制计数器，cp端送入单次脉冲，输出Q依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态（利用反馈清零法设计）。
分析提示：74LS161从QDQCQBQA=0000开始计数，经M-1个时钟脉冲（M为模，本例为12）状态对应二进制数最大，下一个CP后计数器应复位，开始新一轮模M计数。因为是异步清零，所以复位信号不应在M-1个CP时产生，而应在M个CP时产生。所以复位信号在QDQCQBQA=1100时，使计数器复位QDQCQBQA=0000。状态从1100→0000是异步变化的，不受时钟CP控制，所示状态1100持续的时间很短暂，仅几级门的传输延迟而已。由状态1100产生低电平复位信号可用与非门实现。
1）画出电路连接图。 2）画出状态转移图。
3）按照电路图连线，通过发光二极管观察所设计电路的计数状态是否为十二进制。
2、用74LS161组成十进制计数器，cp端送入100KHz的脉 冲，用示波器双踪观察并记录计数的时序波形图（利用反馈置数法设计）。
分析提示：反馈置数法是通过反馈产生置数信号LD，將预置数ABCD预置到输出端。74LS161是同步置数的，需CP和LD都有效才能置数，因此LD应先于CP出现。所以M-1个CP后就应产生有效LD信号。若用四位二进制数前10个数作为计数状态，预置数QDQCQBQA=0000，应在QDQCQBQA=1001时预置端变为低电平。
1）画出用74LS161所设计的十进制计数器的电路连接图。 2）画出状态转移图。
3）按照电路图连线，通过示波器观察所设计电路的输出波形。 3、（选作）使用一片BCD七段显示器译码器74LS48（引脚分布及功能表见附录），将第2步74LS161的输出QDQCQBQA作为其输入，接入七段数码管，显示计数。
六、实验报告要求：
1、按照实验内容及步骤中的要求详细填写实验报告。 2总结利用计数器实现任意进制计数器的方法。
实验七 移位寄存器及其应用
一、实验目的
1、掌握中规模4 位双向移位寄存器逻辑功能及使用方法。
2、熟悉移位寄存器的应用：实现数据的串行、并行转换和构成环形计数器。 二、预习要求和思考题 1、预习要求：
1) 复习有关寄存器有关内容。
2）熟悉74LS194逻辑功能及引脚排列。
3）理解环形（和扭环形）计数器的实现原理。 2、思考题:
1) 使寄存器 清零，除采用输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？
2) 环行计数器的最大优点和缺点是什么? 3）得出实验内容3的实现方案。 三、实验仪器及设备
1、数字电路实验箱、双踪示波器、数字万用表。
2、元器件：4 位双向通用移位寄存器74LSl94、与非器74LS00 各1 片，导线若干 四、实验原理 1、移位寄存器
移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器74LSl94，其逻辑符号及引脚排列如图7-1所示。
图7-1 74LSl94 逻辑符号及引脚排列图
其中D0、D1、D2、D3为并行输入端Q0、Q1、Q2、Q3为并行输出端，SR为右移串行输入端，SL为左移串行输入端；S0、S1为操作模式控制端，CR为直接异步清零端，CP 为时钟脉冲输入端。74LSl94 有5 种不同操作模式：即并行送数寄存，右移(方向由Q0-->Q3)，左移（方向由Q3→Q0），保持及清零。S0、S1和CR 端的控制作用如表7-1所示。
表7-1功能 输 入 CP S1 S0 SR SL D0 D1 D2 D3 清零 × 0 × × × × × × × × 送数 右移 左移 保持 保持 ↑ ↑ ↑ ↑ ↓ 1 1 1 1 1 1 0 1 0 × 1 1 0 0 × × DSR × × × × × DSL × × a × × × × b × × × × c × × × × d × × × × ———— 输 出 Q0 Q1 Q2 Q3 0 0 0 0 a DSR Q1 Q0 Q0n nb Q0 Q2 Q1Q1n n c Q1 Q3 Q2Q2n n d Q2 DSL Q3Q3n n 2、移位寄存器的应用（环形计数器）
移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器、串行累加器、可用作数据转换即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验主要讨论移位寄存器用作环形计数器和数据的串、并行转换。
把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图7-2所示，把输出端Q3和右移串行输入端SR相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→?，如表7-2 所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图7-2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。如果将输出Q0与左移串行输入端SL相连接，即可达左移循环移位。
表7-2
CP Q0 Q1 Q2 Q3 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1
图7-2
五、实验内容
1．测试74LSl94 的逻辑功能
、S1、S0、SL、SR、D0、D1、D2、D3分别接逻辑开关，Q0、Q1、Q2、Q3接发光二极管，CP接单次脉冲，按表7-3所规定的输入状态逐项进行测试。
1)清除：令0，其它输入均为任意态，这时寄存器输出Q0、Q1、Q2、Q3应均为0。清除后，置＝1。
2)送数：令=S1=S0=1，送入任意4 位二进制数，如D0D1D2D3＝abcd，加CP单脉冲，观察CP＝0、CP由0→1、CP由1→0 三种情况下寄存器输出状态的变化，观察寄存器输出状态变