数电实验 联系客服

发布时间 : 星期三 文章数电实验更新完毕开始阅读

取决于时钟到来前D端的状态,D触发器的应用很广,可用作数信号的寄存,位移寄存,分频和波形发生等。使用时,查清所用集成块的型号、外型及引线排列。 3.JK触发器的原理图如图5-2所示。

图5-2 JK触发器原理图

在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿除法的边沿触发器。如图所示功能引脚图,其中RD为异步置“0”端,SD为异步置“1”端,J、K为控制输入端,CP为时钟脉冲端,Q和Q为输出端。J-K触发器使用时要查清引线排列,其特征方程为

4.在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转 换的方法获得其它功能的触发器。 五、实验内容及步骤 1.基本RS触发器

按图5-3连线接成基本RS触发器,、为输入信号,输出和分别接发光二极

__管,改变输入,观察输出Q和Q端状态,并填表6-1 表5-1

0 0 0 1 1 0 1 1 ______

图5-3 2.D触发器:

1)验证D触发器逻辑功能。 将双D触发器74LS74(引脚功能图5-4)中的一个触发器的,和D输入端分别接逻辑开关,CP端接单次脉冲,输出端和分别接发光二极管,根据输出端状态,填表5-2:

输 入 CP 0 1 × 输 出 D × 1 0 1 1 1 1 × ↑ ↑ × 1 0

图5-4 双D触发器74LS74 表5-2 2)观察D触发器的计数状态。

将D触发器的,端接高电平, 端与D端相连,这时D触发器处于计数状态,在

CP端加入1KHZ连续脉冲,用示波器双踪观察并记录CP、Q端的波形,注意Q及CP端的频率关系和触发器翻转时间。 3.JK触发器:

1)验证JK触发器的逻辑功能。

将双JK触发器74LS112(如图5-5)中的一个触发器的、 、J、K输入端分别接实验箱的逻辑开关,CP端接单次脉冲,、端接发光二极管,观察输出并填表5-3。

图5-5双JK触发器74LS112 2)观察JK触发器的计数状态

将JK触发器的、和J、K输入端都接高电平这时触发器工作于计数状态,CP端加入频率为1KHZ的连续脉冲,用示波器双踪观察输出CP和输出Q端的波形并记录。观察Q与CP之间频率关系和触发器的状态和翻转的时间。 4.JK触发器的应用。(选作)

将JK 触发器转换成T触发器并测试其功能。

分析JK 触发器、T触发器各输入变量和输出变量之间的关系,再将两触发器分析对比看有何联系。

表5-3

输 入 输 出 J K CP 0 1 × × × 1 0 × × × 1 1 ↓ 0 0

1 1 ↓ 1 0

1 1 ↓ 0 1

1 1 ↓ 1 1

1 1 1 × ×

J--K 触发器的特征方程为:

T触发器的特征方程为:

2)由上可得将JK触发器的J和K两输入变量做为一个输入变量就可成为T触发器。原理如下图5-6。

图5-6 JK触发器转换为T触发器

3)通过实验列出真值表来验证所设计的电路是否将J-K触发器转换成T触发器。

六、实验报告要求:

1、画出各实验电路图,整理实验数据,记录JK触发器和D触发器逻辑功能的验证结果,列出它们的功能表。

2、分析实验结果,与理论值比较是否相符。

3、触发器计数状态的连接方式,输入与输出的波形,并画出波形图。 4、回答思考题。

实验六 计数器及其应用(设计型)

一、实验目的

1、熟悉中规模集成电路计数器的功能及应用。

2、掌握利用中规模集成电路计数器构成任意进制计数器的方法. 3、学会综合测试的方法。 二、预习要求和思考题: 1、预习要求:

1)预习实验中所使用的芯片引脚功能。

2)根据实验内容中的任务和要求设计电路,画出逻辑图及理论分析的工作波形。 3)拟定实验方法、步骤。 2、思考题:

1)同步计数器与异步计数器有何不同?

2)用两片74LS161及门电路怎样连接可组成M=256异步计数器? 三、实验仪器及材料

1) 数电实验箱、双踪示波器、数字万用表。

2) 参考元件:与非门74LS00、74LS161各一片;选用:74LS48一片,七段数码管一个。 四、实验原理

计数器是一个用以实现计数功能的时序部件,能对输入的时钟脉冲进行计数,来一个CP脉冲计数器状态变化一次。根据计数器计数循环长度M,称之为模M计数器(M进制计数器)。通常,计数器状态编码按二进制数的递增或递减规律来编码,对应地称之为加法计数器或减法计数器。

计数器种类很多。根据构成计数器中各触发器的时钟脉冲引入方式,可分为同步计数器和异步计数器。根据计数制的不同,可分为二进制计数器和非二进制计数器。通用的计数器是二进制和十进制计数器。按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。74LS161是集成TTL四位二进制加法计数器,其符号和管脚分布分别如图6-1所示:

图 6-1 74LS161的符号和管脚分布

表 6-1为74LS161的功能表: 表6-1

0 × × × 1 0 × × 1 1 1 1 1 1 0 × × 0 1 1

A B C D × ×××× 0 0 0 0 ↑ A B C D A B C D × ×××× 保持 × ×××× 保持 ↑ ×××× 计数