发布时间 : 星期日 文章组合逻辑门电路及译码器华农 - 图文更新完毕开始阅读
华南农业大学实验报告
专业班次 组别
题 目 实验一 组合逻辑门电路及译码器——实验报告 姓名(学号) BRIANBRIAN(日期 19.4.5
6.74LS138功能测试
7.全减器
输出V(向高位借位)的结果:
成绩: 教师: 日期: 华南农业大学实验报告
专业班次 组别
题 目 实验一 组合逻辑门电路及译码器——实验报告 姓名(学号) BRIANBRIAN(日期 19.4.5
输出F(差)的结果:
六、实验报告及收获感想 (1)实验结果分析:
①实验过程中,除了实验测得值与全减器电路的实验仿真结果不同外,其余结果均得到验证,即“0”电平对与非门具有封锁控制作用,正确实现半加器的运算,三人表决电路的多数投票决定结果功能。后分析发现是仿真时没有正确的连接引脚,所以预习中的全减器电路设计是错误的,写实验报告时进行了修改。电路图经过修改后验证发现,实验测得的输出结果是正确的,我也对全减器电路的仿真进行了修改。
②“0”电平对与非门具有封锁控制作用,是因为先进性与运算,而这时只要与非门有一个输入端接低电平,与预算后为0,再取非输出就为1.相当于被封锁。
③可以从74LS138的功能表得出,当一个选通端(E1)为高电平,另两个选通端((/E2))和(/E3))为低电平时,才可以将(A0、A1、A2)的二进制编码在Y0至Y7对应的输出端以低电平译出。
④如果实验过程中接线正确的话,应该可以得到与实验仿真一样的结果。但由实际上动手接线时,线路会显得十分乱,一旦出现连接错误就很难一根一根检验,需要重新接线,十分浪费时间。因此在下次进行实验预习时,需要根据集成器件的引脚功能图设计好接线,这样不仅能够缩短实际操作时的接线时间,也能减少错误发生的几率,提高效率。
⑤可以使用仿真软件multisim中的逻辑转换器得出直观的输出结果。
成绩: 教师: 日期: 华南农业大学实验报告
专业班次 组别
题 目 实验一 组合逻辑门电路及译码器——实验报告 姓名(学号) BRIANBRIAN(日期 19.4.5
成绩: 教师: 日期: