发布时间 : 星期一 文章计算机组成原理实验讲义 - 图文更新完毕开始阅读
KWE是写双端口存储器方式。在此方式下，① 首先在SW7－SW0置好存储器地址；按QD按钮，则将此地址打入地址寄存器AR1。② 在SW7－SW0置好数据，按QD按钮，写数据到AR1指定的存储器单元，地址寄存器AR1加1。③ 返回②，依次进行下去，直到按复位按钮CLR＃为止。
KLD是加载寄存器堆方式。此方式用于对寄存器堆加载。① 首先在SW7－SW0置好存储器地址，按QD按钮，则将此地址打入地址寄存器AR1和地址寄存器AR2。② 在SW7－SW0置好数据，数据的低2位D1，D0位寄存器堆中的寄存器号，按一次QD按钮，则写数据到AR1指定的存储器单元；然后将写入的数据从右端口读出，并送入指令寄存器IR。③ 在SW7－SW0置好数据，该数据为写入寄存器的数据，寄存器号由IR低2位指定。按QD按钮，则首先将此数据写入寄存器ER，然后将ER中的数据写入指定的寄存器。④ 返回②，依次进行下去，直到按复位按钮CLR＃为止。
KRR是读寄存器堆方式。此方式用于读寄存器堆中的寄存器。① 首先在SW7－SW0置好存储器地址，按QD按钮，则将此地址打入地址寄存器AR1和地址寄存器AR2。② 在SW7－SW0置好数据，数据的D3，D2位为寄存器堆中的寄存器号，按一次QD按钮，则写数据到AR1指定的存储器单元；然后将写入的数据从右端口读出，并送入指令寄存器IR。同时将IR3，IR2指定的寄存器送往数据总线DBUS。拨动开关IR/DBUS可看到IR的值和IR指定的寄存器的值。③ 返回②，依次进行下去，直到按复位按钮CLR＃为止。
1.8 用户自选器件试验区
本计算机组成原理实验系统提供了一个用户自选器件试验区，供常规硬联线控制器实验、流水微程序控制器实验、流水硬联线控制器实验使用。自选器件试验区包括了一个高密度ispLSI1032器件及下载插座，把PC机和下载插座用出厂时提供的下载电缆相连，在PC机上运行ispEXPERT软件，即可对ispLSI1032器件编程和下载。利用ispLSI1032器件，可满足这三个实验中应用的逻辑电路需要。另外，为了增加灵活性，用户自选器件试验区还提供了10个双列直插插座，其中包括2个24引脚插座，3个20引脚插座，2个16引脚插座，3个14引脚插座。
除此之外，TEC-4计算机组成原理实验系统中还提供了3个接地点，供用示波器和万用表测试时使用。
实验二 运算器组成实验（1）
一、实验目的
1．掌握算术逻辑运算加、减、乘、与的工作原理。 2．熟悉简单运算器的数据传送通路。
3．验证实验台运算器的8位加、减、与、直通功能。 二、实验电路
图6示出了本实验所用的运算器数据通路图。ALU由1片ispLSI1024构成。四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2，保存参与运算的数据。DR1接ALU的B数据输入端口，DR2接ALU的A数据输入端口，ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7-DBUS0上，进位信号C保存在ispLSI1024内的一个D寄存器中。当实验台下部的IR/DBUS开关拨到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。另有一个指示灯C显示运算器进位信号状态。由ispLSI1024构成的8位运算器的运算类型由选择端S2，S1，S0选择，功能如表3所示。
进位C只在加法运算和减法运算时产生，与、乘、直通操作不影响进位C的状态，即进位C保持不变。减法运算采用加减数的反码再加以1实现。在加法运算中，C代表进位；在减法运算中，C代表借位。运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。
表3 运算器运算类型选择表 选 择 S2 0 0 0 0 1 S1 0 0 1 1 0 S0 0 1 0 1 0 操 作 A&B A&A（直通） A＋B A－B A（低4位）×B（低4位）
图6 运算器数据通路实验电路图
在SW-BUS＃信号为0时，参与运算的数据通过一个三态门74HC244（SW-BUS）送到DBUS总线上，进而送至DR1或DR2操作数寄存器。输入数据可由实验台上的8个二进制数据开关SW0－SW7来设置，其中SW0是最低位，SW7是最高位。开关向上时为1，开关向下时为0。
图中尾巴上带粗短线标记的信号都是控制信号，控制信号均为电位信号。T3，T4是脉冲信号，印制板上已连接到实验台的时序电路产生的T3，T4信号上。S2，S1，S0，ALU-BUS，LDDR2，LDDR1，M1，M2，SW-BUS＃各电位控制信号用电平开关K0－K15来模拟。K0－K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。S2，S1，S0，ALU-BUS，LDDR2，LDDR1为高电平有效，SW-BUS＃为低电平有效。M1＝1时，DR1选择D1-A1作为数据输入端；M1＝0时，DR1选择D0-A0作为数据输入端。当LDDR1＝1时，在T3的下降沿，选中的数据被打入DR1寄存器。M2＝1时，DR2选择D1-A1作为数据输入端；M2＝0时，DR2选择D0-A0作为数据输入端。当LDDR2＝1时，在T3的下降沿，选中的数据被打入DR2寄存器。
数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0－SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据，只允许1个（或者没有）数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS-BUS＃＝1，LRW＝0，IAR-BUS＃＝1。
为了在实验中，每次只产生一组T1，T2，T3，T4脉冲，需将实验台上的DP，DB，DZ开关进行正确设置。将DP开关置1，将DB，DZ开关置0，每按一次QD按钮，则顺序产生T1，T2，T3，T4各一个单脉冲。本实验中采用单脉冲输出。 三、实验设备
1．TEC-4计算机组成原理实验系统1台 2．双踪示波器一台（并非必备） 3．直流万用表一只 4．逻辑测试笔一支 四、实验任务
（1）按图6所示，正确连接运算器模块与实验台上的电平开关K0－K15。由于运算C指示灯、8位数据开关SW0－SW7，T2，T4的连线已由印制电路板连好，故接线任务仅仅是完成有关控制信号与电平开关K0－K15的连线。正确设置开关DZ，DB，DP。用数据开关SW0－SW7向DR1和DR2寄存器置数。
1）置ALU-BUS＝0，关闭ALU向数据总线DBUS的输出；置SW-BUS＃＝0，开启数据开关SW0－SW7向数据总线DBUS的输出。注意，对于数据总线DBUS（或者其他任何总线），在任一时刻，只能有一个数据源向它输出。置IR/DBUS开关于DBUS位置，在数据开关SW0－SW7上设置各种数据，观察数据指示灯状态是否与数据开关状态一致。
2）置M1＝1，选择DBUS作为DR1的数据源；置LDDR1＝1，按QD按钮，则将DBUS的数据打入DR1。置M2＝1，选择DBUS作为DR2的数据源；置LDDR2＝1，按QD按钮，则将DBUS的数据打入DR2。向DR1存入01010101，向DR2存入10101010。
3）置SW-BUS＃＝1，关闭数据开关SW0－SW7对数据总线DBUS的输出；置ALU-BUS＝1，开启ALU对DBUS的输出。选择S2＝0，S1＝0，S0＝1，使运算器进行直通运算，通过DBUS指示灯验证DR2中的内容是否为第2步设置的值。令S2＝0，S1＝1，S0＝0，使运算器进行加运算，通过DBUS指示灯验证DR1中的内容是否为第2步设置的值。在表4中填入控制信号状态与DBUS显示状态。
表4 DR1，DR2设置值检查
ALU-BUS SW-BUS# 寄存器内容 DR1(01010101)，DR2(10101010) DR1(01010101)，DR2(10101010) S2 S1 S0 DBUS
五、实验要求
1．做好实验预习，掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。
2．写出实验报告，内容是： ① 实验目的； ② 画出表4并填上实验值。