发布时间 : 星期四 文章数电复习题更新完毕开始阅读
一、选择题 1． ABD 2． CD 3． A 4． CD 5． ABC 6． ABD
二、判断题
１.√ ２.√ ３.√ ４.√ ５.√ ６.× 7.√ 8.× 9.√ 10.√
三、填空题
１．OC 电源 负载 ２．集电极开路门 线与
３．饱和区 转折区 线性区 截止区 ４．CT4000 低功耗肖特基 课后习题 一、填空题
1. CMOS逻辑门是 单 极型门电路，而TTL逻辑门是 双极型门电路。 2. 与TTL电路相比，CMOS电路具有功耗 低 ，结构更为 简单 ，便于 大规模 集成等优点。 二、选择正确答案填空
1. 将CMOS或非门作如图2.1所示连接，其输出F= b a. F=1; b. F=0; c. F?A
2. 用OD门（或OC）实现函数
Z?AB?CD，应采用如图2.2中所示的 a
图的电
VDD A B & A ＆ Z
B & RP C D & （a）
图2.2
Z
C D & （c）
路。
3. 三输入与非门Y?X1?X2?X3，在X1、X2、X3波形确定如图2.3所示情况下，其输出波形为 b 。 X 1
（c）Y X2
X3
（a）Y （b）Y
图2.3
三、判断下列说法是否正确（用√或×号表示）
1. 图2.4所示电路的输出F=0。（ × ） 2. 图2.5所示电路的输出F?A?B （ × ） 3. 图2.6所示电路的输出F?A?B （ √ ）
VCC A A B ＆ F
B 图2.5 ＆ ≥1 F
A B VCC ≥1 F
图2.4 图2.6
四、问答题
1. 在CMOS电路中有时采用图2.7（a）~（d）所示的扩展功能用法，试分析各图的逻辑功能，写出Y1~Y4的逻辑式。已知电源电压VDD=10V，二极管的正向导通压降为0.7V。
图2.7
[解]
（a）Y1?ABCDE （b）Y2?A?B?C?D?E （c）Y3?ABC?DEF （d）Y4?A?B?C ? D?E?F 2. 上题中使用的扩展方法能否用于TTL门电路？试说明理由。 [解] 不能用于TTL电路。
在图（a）电路中，当C、D、E任何一个为低电平时，分立器件与门的输
出将高于TTL与非门的
VIL(max)值，相当于TTL电路的逻辑1状态，分立器件的
与门已不能实现与的逻辑功能了。
同理，图（d）电路也不能于用TTL电路；
在图（b）电路中，当C、D、E均为低电平时，三个二极管截止，TTL或非门输入端对地接有100k?电阻，将使该输入端为逻辑1状态，故分立器件的或非门已失去了作用。图（c）电路也不能用于TTL电路，因为Y3的高电平有可能
V低于TTL电路要求的I H ( m i n )值。
3. 试说明在下列情况下，用万用表测量图2.8的vI 2端得到的电压各为多少？图中的与非门为74系列的TTL电路，万用表使用5V量程，内阻为20kΩ/V。
（1）vI 1悬空； （2）vI 1接低电平（0.2 V）； （3）vI 1接高电平（3.2）； （4）vI 1经51Ω电阻接地； （5）vI 1经10kΩ电阻接地。
[解] 这时相当于vI 2端经过一个100kΩ的电阻接地。假定与非门输入端多发射极三极管发射结的导通压降均为0.7V，则有
（1）vI 2＝1.4V （2）vI 2＝0.2V （3）vI 2＝1.4V （4）vI 2＝0V （5）vI 2＝1.4V
4. 在图2.9（a）、（b）两个电路中，试计算当输入端分别接0V、5V和悬空时输出电压v0的数值，并指出三极管工作在什么状态。假定三极管导通以后vBE≈0.7V，电路参数如图中所注。
[解]
（a）当输入端悬空时，vBE=-10V，三极管处于截止状态，v0=10V。当输入端接vI时，可利用戴维宁定理将接至基极与发射极间的外电路化简为由等效电压vE和等效电阻RE串
图2.8